

14158 R-2 (2)

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-215908

(43)公開日 平成6年(1994)8月5日

(51)Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 C	7/04			
	1/14	Z		
	17/06	B 8834-5E		
		V 8834-5E		

審査請求 未請求 請求項の数16 O L (全 15 頁)


(21)出願番号	特願平5-141682	(71)出願人	000006264 三菱マテリアル株式会社 東京都千代田区大手町1丁目5番1号
(22)出願日	平成5年(1993)6月14日	(72)発明者	藤本 義典 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱マテリアル株式会社セラミックス研究所 内
(31)優先権主張番号	特願平4-343472	(72)発明者	越村 正己 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱マテリアル株式会社セラミックス研究所 内
(32)優先日	平4(1992)11月30日	(74)代理人	弁理士 須田 正義
(33)優先権主張国	日本 (J P)		
(31)優先権主張番号	特願平4-343474		
(32)優先日	平4(1992)11月30日		
(33)優先権主張国	日本 (J P)		

(54)【発明の名称】 チップ型サーミスタ及びその製造方法

(57)【要約】 (修正有)

【目的】 電極間のはんだブリッジがなく、はんだ耐熱性とはんだ付着性に優れ、電極のめっき処理による抵抗値の変化がなく、熱的ストレスに起因した引張応力に対する強度が高いチップ型サーミスタを容易にかつ安価に製造する。

【構成】 6面体からなるチップ状サーミスタ素体11の下面の相対向する2つの端縁に沿って間隔をあけて一対の端子電極12、12が設けられ、サーミスタ素体11の上面全体に上面絶縁層14とが設けられる。下面の一対の電極12、12間に下面絶縁層を設けることもできる。上面絶縁層14の代わりにサーミスタ素体11の上面の相対向する2つの端縁に沿って間隔をあけて一対の端子電極を設けることもできる。上面絶縁層14の代わりにサーミスタ素体11の上面の相対向する2つの端縁に沿って間隔をあけて一対の端子電極を設け、電極間に上面絶縁層を設けることもできる。



- 10 チップ型サーミスタ
- 11 サーミスタ素体
- 12 端子電極
- 14 上面絶縁層
- 16 下地電極
- 17 めっき層
- 17a Niめっき層
- 17b Sn又はSn/Pbめっき層

【特許請求の範囲】

【請求項1】 6面体からなるチップ状サーミスタ素体(11)と、

前記サーミスタ素体(11)の下面の相対向する2つの端縁に沿って間隔をあけて設けられた一対の端子電極(12,12)と、

前記サーミスタ素体(11)の上面全体に設けられた上面絶縁層(14)とを備えたチップ型サーミスタ、

【請求項2】 サーミスタ素体(11)の下面の一対の端子電極(12,12)間に下面絶縁層(13)が設けられた請求項1記載のチップ型サーミスタ、

【請求項3】 6面体からなるチップ状サーミスタ素体(11)と、

前記サーミスタ素体(11)の下面の相対向する2つの端縁に沿って間隔をあけて設けられた一対の端子電極(12,12)と、

前記サーミスタ素体(11)の上面の相対向する2つの端縁に沿って間隔をあけて設けられた別の一対の端子電極(32,32)とを備えたチップ型サーミスタ、

【請求項4】 サーミスタ素体(11)の下面の一対の端子電極(12,12)間に下面絶縁層(13)が設けられ、前記サーミスタ素体(11)の上面の別の一対の端子電極(42,42)間に上面絶縁層(44)が設けられた請求項3記載のチップ型サーミスタ、

【請求項5】 端子電極(12,32,42)が貴金属を含む下地電極(16,36,46)と、この下地電極(16,36,46)の表面に形成されたNiめっき層(17a,37a,47a)と、このNiめっき層(17a,37a,47a)の表面に形成されたSn又はSn/Pbめっき層(17b,37b,47b)とを備えた請求項1ないし4いずれか記載のチップ型サーミスタ、

【請求項6】 Niめっき層(17a)及びSn又はSn/Pbめっき層(17b)の表面積が下地電極(16)の表面積より小さく形成され、下面絶縁層(13)が前記Niめっき層(17a)及びSn又はSn/Pbめっき層(17b)を除くサーミスタ素体(11)の下面全体に設けられた請求項2記載のチップ型サーミスタ、

【請求項7】 Niめっき層(17a,47a)及びSn又はSn/Pbめっき層(17b,47b)の表面積が下地電極(16,46)の表面積より小さく形成され、下面絶縁層(13)が前記Niめっき層(17a)及びSn又はSn/Pbめっき層(17b)を除くサーミスタ素体(11)の下面全体に設けられ、上面絶縁層(44)が前記Niめっき層(47a)及びSn又はSn/Pbめっき層(47b)を除くサーミスタ素体(11)の上面全体に設けられた請求項4記載のチップ型サーミスタ、

【請求項8】 上面絶縁層(14,44)又は下面絶縁層(13)はガラス層である請求項1、2又は4いずれか記載のチップ型サーミスタ、

【請求項9】 上面絶縁層(14,44)又は下面絶縁層(13)は合成樹脂層である請求項1、2又は4いずれか記載のチップ型サーミスタ、

【請求項10】 ガラス層はその熱膨張係数がサーミスタ素体(11)の熱膨張係数の40%以上100%以下である請求項8記載のチップ型サーミスタ、

【請求項11】 サーミスタ素体(11)の下面を除く他の5面に絶縁性皮膜(50)が設けられた請求項1又は2記載のチップ型サーミスタ、

【請求項12】 (a) サーミスタ素体用セラミック焼結シート(21)の片面全体に下地電極(16)を形成する工程と、

(b) 前記焼結シート(21)の別の片面全体に絶縁性ペーストを塗布する工程と、

(c) 前記(b)工程の焼結シート(21)を焼成して絶縁層(14)を形成する工程と、

(d) 前記下地電極(16)の表面にNiめっき層(17a)及びSn又はSn/Pbめっき層(17b)をこの順に形成する工程と、

(e) 前記下地電極(16)とめっき層(17)からなる電極面をスリット状に研削して多数列の電極を前記焼結シート(21)の片面に形成する工程と、

(f) 前記多数列の電極を形成した焼結シート(21)を2列の電極ずつ各電極が端縁に位置するように短冊状に切断する工程と、

(g) 前記短冊状サーミスタ素体(22)をその切断面と垂直な方向でチップ状に切断してチップ状サーミスタ素体(11)の下面の相対向する2つの端縁に沿って間隔をあけて一対の端子電極(12,12)を有するチップ型サーミスタ(10)を得る工程とを含むチップ型サーミスタの製造方法、

【請求項13】 (h) サーミスタ素体用セラミック焼結シート(21)の片面に多数列の下地電極(16)を形成する工程と、

(i) 前記下地電極(16)を露出しかつ前記下地電極(16,16)間を埋めるように前記焼結シート(21)の片面に絶縁性ペーストを塗布する工程と、

(j) 前記(i)工程の焼結シート(21)の別の片面全体に前記絶縁性ペーストを塗布する工程と、

(k) 前記(j)工程の焼結シート(21)を焼成して絶縁層(13,14)を形成する工程と、

(l) 前記露出した下地電極(16)の表面にNiめっき層(17a)及びSn又はSn/Pbめっき層(17b)をこの順に形成して前記下地電極(16)とめっき層(17)からなる多数列の電極を前記焼結シート(21)上に形成する工程と、

(m) 前記多数列の電極を形成した焼結シート(21)を2列の電極ずつ各電極が端縁に位置するように短冊状に切断する工程と、

(n) 前記短冊状サーミスタ素体(22)をその切断面と垂直な方向でチップ状に切断してチップ状サーミスタ素体(11)の下面の相対向する2つの端縁に沿って間隔をあけて一対の端子電極(12,12)を有するチップ型サーミスタ(20)を得る工程とを含むチップ型サーミスタの製造方法、

【請求項14】 (o) 前記(a)工程で下地電極(16)を形

成した焼結シート(21)の別の片面全体に別の下地電極(36)を形成する工程と、

(p) 前記下地電極(16,36)の表面にNiめっき層(17a,37a)及びSn又はSn/Pbめっき層(17b,37b)をこの順にそれぞれ形成する工程と、

(q) 前記焼結シートの両面に形成した下地電極(16,36)とめっき層(17,37)からなる電極面をそれぞれスリット状に研削して多数列の電極を前記焼結シート(21)の両面に相対向するように形成する工程と、

(r) 前記多数列の電極を形成した焼結シート(21)を2列の電極ずつ各電極が端縁に位置するように短冊状に切断する工程と、

(s) 前記短冊状サーマスタ素体をその切断面と垂直な方向でチップ状に切断してチップ状サーマスタ素体(11)の上面及び下面のそれぞれ相対向する2つの端縁に沿って間隔をあけて2組の一对の端子電極(12,12,32,32)を有するチップ型サーマスタ(30)を得る工程とを含むチップ型サーマスタの製造方法。

【請求項15】 (t) 前記(h)工程で多数列の下地電極(16)を形成した焼結シート(21)の別の片面に前記下地電極(16)に相対向するように多数列の下地電極(46)を形成する工程と、

(u) 前記下地電極(16,46)を露出しかつ前記下地電極(16,46)間を埋めるように前記焼結シート(21)の両面に絶縁性ペーストを塗布する工程と、

(v) 前記焼結シート(21)を焼成して絶縁層(13,44)を形成する工程と、

(w) 前記露出した下地電極(16,46)の表面にNiめっき層(17a,47a)及びSn又はSn/Pbめっき層(17b,47b)をこの順にそれぞれ形成して前記下地電極(16,46)とめっき層(17,47)からなる多数列の電極を前記焼結シート(21)の両面に形成する工程と、

(x) 前記多数列の電極を形成した焼結シート(21)を2列の電極ずつ各電極が端縁に位置するように短冊状に切断する工程と、

(y) 前記短冊状サーマスタ素体をその切断面と垂直な方向でチップ状に切断してチップ状サーマスタ素体(11)の上面及び下面のそれぞれ相対向する2つの端縁に沿って間隔をあけて2組の一对の端子電極(12,12,42,42)を有するチップ型サーマスタ(40)を得る工程とを含むチップ型サーマスタの製造方法。

【請求項16】 前記(q)工程又は(n)工程の後に、

(z) サーマスタ素体(11)の下面を除く他の5面に絶縁性皮膜(50)を形成する工程を含む請求項12又は13記載のチップ型サーマスタの製造方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、プリント回路基板等に表面実装されるチップ型サーマスタ及びその製造方法に関する。更に詳しくは電子機器の温度補償用サーマスタ

や表面温度測定用センサに適し、温度上昇に従って抵抗値が減少するチップ型サーマスタ及びその製造方法に関するものである。

【0002】

【従来の技術】従来、この種のチップ型サーマスタは、サーマスタ素体の両端部に銀-パラジウムを主成分とする電極が焼付けられている。電極成分に銀の他にパラジウムを含有する理由は、基板にチップ型サーマスタをはんだ付けする際に、銀がはんだ中に溶出して消失することを防止し、電極のはんだ耐熱性を得るためである。

【0003】しかし、パラジウムの含有量を増加すると電極のはんだ付着性が低下して基板へのチップ型サーマスタの固着力が弱くなるため、パラジウムの含有量には一定の限界があった。このため電極のはんだ付けが高温で長時間行われる場合には、従来のチップ型サーマスタはなおはんだ耐熱性が不十分であった。はんだ耐熱性とはんだ付着性を向上させるために、チップ型コンデンサと同様に、焼付け電極である下地電極の表面にめっき層を設けることが考えられるが、サーマスタ素体はコンデンサ素体と異なり導電性を有するため、このサーマスタ素体を露出したままめっき処理した場合、素体表面にめっきが付着してサーマスタの抵抗値が所期の値と異なり、しかもサーマスタ素体がめっき液で浸食されてサーマスタの信頼性が低下する等の不具合を生じる。

【0004】この点を改善するため、本出願人は焼付け電極層が接触する部分以外のサーマスタ素体の表面をガラス層で被覆し、焼付け電極層の表面にめっき層を形成したチップ型サーマスタを特許出願した(特開平3-250603)。このチップ型サーマスタは、次の方法により製造される。先ずサーマスタ素体用のセラミック焼結シートの両面にガラスペーストを印刷して焼成することにより絶縁性のガラス層を形成する。次いで両面がガラス層で被覆された焼結シートを短冊状に切断した後、両側の切断面に前述と同様にガラスペーストを印刷焼成してガラス層を形成する。次に前記切断面と垂直な方向にこの短冊状物を細かく切断してチップを作る。このチップの切断面を包むようにチップの両端部に導電性ペーストを塗布し、焼成して焼付け電極層を形成する。更にこの焼付け電極層を下地電極としてこの表面にめっき層を形成して焼付け電極層とめっき層からなる端子電極を有するチップ型サーマスタを得る。

【0005】

【発明が解決しようとする課題】しかし、上記チップ型サーマスタを含め、一般にチップ状サーマスタ素体の両側面に端子電極を設ける構造のチップ型サーマスタは、プリント回路基板に表面実装した後の熱的ストレスによる引張応力が加わったときにクラックを生じ易い。そしてクラックが発生するとサーマスタとしての特性が変化する。また上記製造方法では、ガラス層の被覆を2回に分けて行う必要がある上、チップになった後に、その両

端部に導電性ペーストを塗布したり、めっき層を形成したりする必要がある。このため、チップにした後の取扱いに多大の注意を払わなければならない。これらのことから製造工程が複雑化し、必然的に製造コストが高価になる問題点があった。

【0006】本発明の目的は、電極間にはんだブリッジが発生せず、はんだ耐熱性及びはんだ付着性に優れ、電極のめっき処理による抵抗値の変化がなく、信頼性の高いチップ型サージスタを提供することにある。本発明の別の目的は、熱的ストレスに起因した引張応力に対する強度が高いチップ型サージスタを提供することにある。本発明の別の目的は、表裏の方向性がなく、基板実装前の作業を容易にするチップ型サージスタを提供することにある。本発明の更に別の目的は、上記優れたチップ型サージスタを比較的容易にかつ安価に製造できるチップ型サージスタの製造方法を提供することにある。

【0007】

【問題点を解決するための手段】図1～図3に示すように、本発明の第1のチップ型サージスタ10は、6面体からなるチップ状サージスタ素体11と、このサージスタ素体11の下面の相対向する2つの端縁に沿って間隔をあけて設けられた一対の端子電極12、12と、このサージスタ素体11の上面全体に設けられた上面絶縁層14とを備えたものである。図4～図6に示すように、本発明の第2のチップ型サージスタ20は、第1のチップ型サージスタ10のサージスタ素体11の下面の一対の端子電極12、12間に下面絶縁層13を設けたものである。

【0008】図7に示すように、本発明の第3のチップ型サージスタ30は、第1のチップ型サージスタ10において、サージスタ素体11の上面絶縁層14の代わりに、サージスタ素体11の上面の相対向する2つの端縁に沿って間隔をあけて一対の端子電極32、32を設けたものである。図8に示すように、本発明の第4のチップ型サージスタ40は、第2のチップ型サージスタ20において、サージスタ素体11の上面絶縁層14の代わりに、サージスタ素体11の上面の相対向する2つの端縁に沿って間隔をあけて一対の端子電極42、42を設け、これらの端子電極42、42間に上面絶縁層44を設けたものである。なお、図1、図4、図7及び図8に示すように、端子電極12、32、42は貴金属を含む下地電極16、36、46と、この下地電極16、36、46の表面に形成されたNiめっき層17a、37a、47aと、このNiめっき層17a、37a、47aの表面に形成されたSn又はSn/Pbめっき層17b、37b、47bとを備えることが好ましい。

【0009】また、本発明の第1のチップ型サージスタ10の製造方法は、図9に示すサージスタ素体用セラミック焼結シート21の片面全体に下地電極16を形成し（図10及び図11）、焼結シート21の別の片面全体

に絶縁性ペーストを塗布した後、この焼結シート21を焼成して絶縁層14を形成し（図12）、下地電極16の表面にNiめっき層17a及びSn又はSn/Pbめっき層17bをこの順に形成し（図1及び図12）、この下地電極16とめっき層17からなる電極面をスリット状に研削して多数列の電極を焼結シート21の片面に形成し（図13）、この焼結シート21を2列の電極ずつ各電極が端縁に位置するように短冊状に切断し（図14）、短冊状サージスタ素体22をその切断面と垂直な方向でチップ状に切断してチップ型サージスタ10を得る（図15）方法である。

【0010】また、本発明の第2のチップ型サージスタ20の製造方法は、図9に示すサージスタ素体用セラミック焼結シート21の片面に多数列の下地電極16を形成し（図16及び図17）、下地電極16を露出しかつこれらの下地電極間を埋めるように焼結シート21の片面に絶縁性ペーストを塗布し、焼結シート21の別の片面全体に絶縁性ペーストを塗布した後、この焼結シート21を焼成して絶縁層13、14を形成し（図18）、露出した下地電極16の表面にNiめっき層17a及びSn又はSn/Pbめっき層17bをこの順に形成して下地電極16とめっき層17からなる多数列の電極を焼結シート上に形成し（図4及び図19）、この焼結シート21を2列の電極ずつ各電極が端縁に位置するように短冊状に切断し（図20）、短冊状サージスタ素体22をその切断面と垂直な方向でチップ状に切断してチップ型サージスタ20を得る（図21）方法である。

【0011】また、本発明の第3のチップ型サージスタ30の製造方法は、図9に示すサージスタ素体用セラミック焼結シート21の両面に下地電極16及び36を形成し（図31）、これらの下地電極16、36の表面にNiめっき層17a、37a及びSn又はSn/Pbめっき層17b、37bをこの順にそれぞれ形成して下地電極16、36とめっき層17、37からなる電極を焼結シートの両面に形成し（図7及び図32）、以下、図示しないが、図13及び図14と同じ方法で焼結シートの両面に形成した下地電極16、36とめっき層17、37からなる電極面をそれぞれスリット状に研削して多数列の電極を焼結シート21の両面に相対向するように形成し、この焼結シートを2列の電極ずつ各電極が端縁に位置するように短冊状に切断し、短冊状サージスタ素体をその切断面と垂直な方向でチップ状に切断してチップ型サージスタ30を得る方法である。

【0012】更に、本発明の第4のチップ型サージスタ40の製造方法は、図9に示すサージスタ素体用セラミック焼結シート21の両面に互いに相対向するように多数列の下地電極16及び46を形成し（図33）、これらの下地電極16、46を露出しかつこれらの下地電極間を埋めるように焼結シート21の両面に絶縁性ペーストを塗布した後、この焼結シート21を焼成して絶縁層

13, 44を形成し(図34)。以下、図示しないが、図19と同じ方法で露出した下地電極16, 46の表面にNiめっき層17a, 47a及びSn又はSn/Pbめっき層17b, 47bをこの順にそれぞれ形成して下地電極16, 46とめっき層17, 47からなる多数列の電極を焼結シートの両面に形成し、この焼結シートを2列の電極ずつ各電極が端縁に位置するように短冊状に切断し、短冊状サーマスタ素体をその切断面と垂直な方向でチップ状に切断してチップ型サーマスタ40を得る方法である。

【0013】以下、本発明を詳述する。

(A) 第1のチップ型サーマスタ10の製造について：

(1) セラミック焼結シートの作製

図9に示すように、サーマスタ素体用セラミック焼結シート21を用意する。この焼結シート21は次の方法により作られる。先ずMn, Fe, Co, Ni, Cu, Al等の金属の酸化物粉末を1種又は2種以上混合する。2種以上混合するときは、所定の金属原子比になるように各金属酸化物を秤量する。この混合物を仮焼し粉碎し、有機結合材を加え混合して直方体に成形した後、焼成してセラミック焼結ブロック(図示せず)を作製する。次いでこのブロックをバンドソーを用いてウエハ状に切断し、図9に示す焼結シート21を得る。なお、金属酸化物の混合物を仮焼し粉碎した後、有機結合材と溶剤を加え混練してスラリーを調製し、このスラリーをドクターブレード法等により成膜乾燥してグリーンシートを成形し、これを焼成し焼結シート21を得てもよい。

【0014】(2) 下地電極の形成

次に、図10に示すように、焼結シート21の片面全体に貴金属粉末と無機結合材を含む導電性ペーストを塗布して焼成する。図11は図10のF部拡大図である。この塗布は導電性ペーストを均一に印刷する印刷法によるのが好ましい。貴金属粉末を例示すれば、Ag, Au, Pd, Pt等の貴金属、又はこれらを混合した粉末が挙げられる。この焼成により下地電極16が焼結シート21の片面全体に形成される。なお、導電性ペーストを印刷法により塗布し、これを焼成して焼付け電極層の下地電極を形成する以外に、焼結シート21の片面に溶射法により下地電極を形成することもできる。

【0015】(3) 絶縁層の形成

図12に示すように、焼結シート21の下地電極16が設けられない片面全体に絶縁性ペーストが塗布される。この塗布も印刷法によるのが好ましい。絶縁性ペーストはガラスペースト又は樹脂ペーストである。ガラスペーストに含まれるガラス成分又は樹脂ペーストに含まれる樹脂は耐めっき性があることが必要である。ガラス成分は結晶質であっても非結晶質であってもよい。また樹脂としてはエポキシ樹脂のような熱硬化性樹脂が例示される。この絶縁性ペーストを塗布した後、焼結シート21を熱処理して、10〜20μm程度の厚さのガラス層

又は樹脂層からなる絶縁層14が形成される。この絶縁層14がガラス層の場合には、ガラス層14はその熱膨張係数がサーマスタ素体用焼結シート21の熱膨張係数の40%以上100%以下であることが好ましい。熱膨張係数がこの範囲内にあると、ガラス層がない場合に比較してサーマスタ10の抗折強度が増加する。

【0016】抗折強度とは、間隔を設けて配置された2つの台にチップ型サーマスタの両端を置き、チップ型サーマスタの中央部に応力を加えたときの破壊強度をいう。これは、チップ型サーマスタをプリント回路基板に表面実装したときのはんだ等による熱や実装後の熱サイクルによって生じる応力歪み(熱的ストレス)にどれだけ耐えることができるかの目安となる。本発明のガラス層を有するサーマスタ10の抗折強度が増加するのは、サーマスタ素体表面のガラス層に圧縮応力が残留するためと考えられる。即ち、製造時に熱膨張していたサーマスタ素体11とガラス層14が冷えると、熱膨張係数の大きなサーマスタ素体の方が縮み方が大きく、ガラス層が圧縮された状態となる。この状態のサーマスタ10に折曲げ力を加えると、折曲げの内側には圧縮応力が生じ、外側には引張応力が生じる。サーマスタ素体とガラス層は、ともに圧縮応力に強く引張応力に弱い特徴がある。このため、予めガラス層により圧縮応力を与えておくと、ガラス層がない場合に比べて、折曲げ力を加えたときにその曲げの外側の引張応力に対してクラックが生じにくくなる。樹脂層はサーマスタの抗折強度を高める作用はないが、ガラス層と比べて低い熱処理温度で硬化して形成できる利点がある。

【0017】(4) めっき層の形成

図1及び図12に示すように、下地電極16の表面にめっき層17を設けて、下地電極16及びめっき層17により電極を作ることが好ましい。めっき層17はNiめっき層17a及びSn又はSn/Pbめっき層17bをこの順に形成する。これらのめっき層は電解めっきにより形成される。めっき浴はNi, Sn又はSn/Pbともそれぞれ公知のものを使用する。めっき層を二重構造にするのは、Niめっき層17aによりはんだ耐熱性を向上させはんだによる下地電極16の電極食われを防止するためであり、Sn又はSn/Pbめっき層17bにより端子電極12のはんだ付着性を向上するためである。

【0018】(5) 多数列の電極の形成

図12及び図13に示すように、ダイヤモンドブレード付き切断機のようなダイシングソーを用いて符号B部分の下地電極16及びめっき層17からなる電極面をスリット状に研削して多数列の電極を焼結シート21の片面に形成する。この研削により多数列の電極の間には凹条15が形成される。この凹条15が最終製品のチップ型サーマスタ10の端子電極間のギャップとなる。

【0019】(6) 短冊状サーマスタ素体の形成

図13及び図14に示すように、矢印Mの箇所を凹条15を形成した焼結シート21を2列の電極ずつ各電極が端縁に位置するように上記ダイシングソーで短冊状に切断し、短冊状サーマスタ素体22を得る。

#### 〔0020〕(7) チップ型サーマスタの作製

図14及び図15に示すように、上記ダイシングソーを用いて矢印Nの箇所を短冊状サーマスタ素体22の切断面と垂直な方向でチップ状に切断してチップ型サーマスタ10を得る。図15で得られたチップ型サーマスタ10を裏返せば、図1及び図3のチップ型サーマスタとなる。

#### 〔0021〕(B) 第2のチップ型サーマスタ20の製造について：

##### (1) セラミック焼結シートの作製と下地電極の形成

第1のチップ型サーマスタ10のセラミック焼結シートと同じ製法でセラミック焼結シート21を作製する。次に、図16に示すように、焼結シート21の片面に貴金属粉末と無機結合材を含む導電性ペーストを縞状に塗布して焼成する。図17は図16のF部拡大図である。この塗布は所定の縞状パターンを焼結シート21に重ね合わせて導電性ペーストを印刷する印刷法によることが好ましい。導電性ペーストは第1のチップ型サーマスタ10のそれと同じである。この焼成により、多数列の下地電極16が形成される。ここで、焼結シート21の一方の端縁に多数列の下地電極16すべてに接続するめっき用電極層16a(図16)を形成しておくことが好ましい。なお、導電性ペーストを印刷法により塗布し、これを焼成して焼付け電極層の下地電極を形成する以外に、焼結シート21の片面に所定の縞状パターンを重ね合わせて溶射法により下地電極を形成することもできる。

##### 〔0022〕(2) 絶縁層の形成

図18に示すように、焼結シート21の両面にそれぞれ同一の絶縁性ペーストを塗布する。この絶縁性ペーストは第1のチップ型サーマスタ10の絶縁性ペーストと同じであって、ガラスペースト又は樹脂ペーストである。下地電極16が設けられた片面では、下地電極16を露出しかつこれらの電極間を埋めるように絶縁性ペーストがやはり縞状に塗布される。めっき用電極層16aがある場合には、この電極層16aも露出される。下地電極16が設けられない片面では絶縁性ペーストがシート全体に塗布される。シート両面への絶縁性ペーストの塗布は印刷法によることが好ましい。この絶縁性ペーストを塗布した後、焼結シート21を熱処理して、10~20 $\mu$ m程度の厚さのガラス層又は樹脂層からなる絶縁層13、14が形成される。絶縁層13、14がガラス層の場合、ガラス層の熱膨張係数は第1のチップ型サーマスタ10のガラス層と同じ理由でサーマスタ素体用焼結シート21の熱膨張係数の40%以上100%以下であることが好ましい。

##### 〔0023〕(3) めっき層の形成

図4及び図9に示すように、露出した下地電極16の表面にめっき層17を設けて、下地電極16及びめっき層17により多数列の電極を作ることが好ましい。めっき層17はNiめっき層17a及びSn又はSn/Pbめっき層17bをこの順に形成する。これらのめっき層は第1のチップ型サーマスタ10のめっき層と同様に形成される。

##### 〔0024〕(4) 短冊状サーマスタ素体の形成

図19及び図20に示すように、矢印Mの箇所をめっき層17を形成した焼結シート21を2列の電極ずつ各電極が端縁に位置するようにダイヤモンドブレード付き切断機のようなダイシングソーで短冊状に切断し、短冊状サーマスタ素体22を得る。

##### 〔0025〕(5) チップ型サーマスタの作製

図20及び図21に示すように、上記ダイシングソーを用いて矢印Nの箇所を短冊状サーマスタ素体22の切断面と垂直な方向でチップ状に切断してチップ型サーマスタ20を得る。図21で得られたチップ型サーマスタ20を裏返せば、図4及び図6のチップ型サーマスタとなる。

##### 〔0026〕(6) その他の構造の第2のチップ型サーマスタの作製

図22に示すように、焼結シート21の片面に下地電極26を多数歯状に形成する。この電極層26は1つの単位が電極部26aと接続部26bからなる。上述しためっき層を形成した後に、図23の破線Rに示すように焼結シート21を切断すると、図25~図27に示すチップ型サーマスタ28が得られる。このサーマスタ28は電極層26の露出部分がサーマスタ20と比べて少なく、イオン移動の影響を受けにくくなる。また図24の破線Sに示すように焼結シート21を切断すると、図28~図30に示すチップ型サーマスタ29が得られる。このサーマスタ29は電極層26の露出部分がないため、イオン移動の影響をほとんど受けない。ただし、図24の接続部26bが連なる符号Tに示す部分は破棄される。図25~図30において、図5及び図6と同一符号は同一構成部位を示す。

##### 〔0027〕(C) 第3のチップ型サーマスタ30の製造について：

##### (1) セラミック焼結シートの作製と下地電極の形成

第1のチップ型サーマスタ10のセラミック焼結シートと同じ製法でセラミック焼結シート21を作製する。次に、図31に示すように、焼結シート21の両面に第1のチップ型サーマスタ10の導電性ペーストと同じ導電性ペーストを同様に塗布して焼成する。この焼成により焼結シート21の両面に下地電極16及び36が形成される。

##### 〔0028〕(2) めっき層の形成

図7及び図32に示すように、下地電極16及び36の各表面にめっき層17及び37を設けて、下地電極16

及びめっき層17と下地電極36及びめっき層37により電極を作ることが好ましい。めっき層17、37はNiめっき層17a、37a及びSn又はSn/Pbめっき層17b、37bをこの順に形成する。これらのめっき層は第1のチップ型サージスタ10のめっき層と同様に形成される。

【0029】(3) 多数列の電極、短冊状サージスタ素体及びチップ型サージスタの形成

図32の符号B部分の下地電極16及びめっき層17と下地電極36及びめっき層37を第1のチップ型サージスタ10の電極形成と同様にスリット状に研削して多数列の電極を焼結シート21の両面に相対向するように形成する。この研削により図示しないが多数列の電極の間には図13と同じ方法で両面に凹条が形成される。この凹条が最終製品のチップ型サージスタ30の端子電極間のギャップとなる。図13及び図14と同じ方法で凹条を形成した焼結シート21を2列の電極ずつ各電極が端縁に位置するように短冊状に切断し、短冊状サージスタ素体を得る。この短冊状サージスタ素体の切断面と垂直な方向でチップ状に切断して図7に示すチップ型サージスタ30を得る。このサージスタ30は表裏同形である。

【0030】(D) 第4のチップ型サージスタ40の製造について：

(1) セラミック焼結シートの作製と下地電極の形成  
第1のチップ型サージスタ10のセラミック焼結シートと同じ製法でセラミック焼結シート21を作製する。次に、図33に示すように、焼結シート21の両面に第1のチップ型サージスタ10の導電性ペーストと同じ導電性ペーストを縞状に塗布する。この縞は焼結シート21の両面で互いに相対向するように塗布され、その後焼成される。この焼成により焼結シート21の両面に互いに相対向した下地電極16及び46が形成される。

【0031】(2) 絶縁層の形成

図34に示すように、焼結シート21の両面にそれぞれ同一の絶縁性ペーストを第2のチップ型サージスタ20の場合と同様に塗布する。この絶縁性ペーストは第1のチップ型サージスタ10の絶縁性ペーストと同じであって、ガラスペースト又は樹脂ペーストである。下地電極16が設けられた片面では、下地電極16を露出しかつこれらの電極間を埋めるように、また下地電極46が設けられた片面では、下地電極46を露出しかつこれらの電極間を埋めるように絶縁性ペーストがそれぞれ縞状に塗布される。図16に示しためっき用電極層16aと同様のめっき用電極層（図示せず）がシート両面にある場合には、これらのめっき用電極層も露出される。絶縁性ペーストを塗布した後、焼結シート21を熱処理して、10～20μm程度の厚さのガラス層又は樹脂層からなる絶縁層13、44が形成される。絶縁層13、44がガラス層の場合、ガラス層の熱膨張係数は第1のチップ

型サージスタ10のガラス層と同じ理由でサージスタ素体用焼結シート21の熱膨張係数の40%以上100%以下であることが好ましい。

【0032】(2) めっき層の形成

図19で示した第2のチップ型サージスタ20の電極形成と同様に、下地電極16及び46の各表面にめっき層17及び47を設けて、下地電極16及びめっき層17と下地電極46及びめっき層47により多数列の電極を作ることが好ましい。図8に示すように、めっき層17、47はNiめっき層17a、47a及びSn又はSn/Pbめっき層17b、47bをこの順に形成する。これらのめっき層は第2のチップ型サージスタ20のめっき層と同様に形成される。

【0033】(3) 短冊状サージスタ素体及びチップ型サージスタの形成

図19及び図20で示した第2のチップ型サージスタ20の電極形成と同様にめっき層17及び47を形成した焼結シート21を2列の電極ずつ各電極が端縁に位置するように短冊状に切断し、短冊状サージスタ素体を得る。この短冊状サージスタ素体の切断面と垂直な方向でチップ状に切断して図8に示すチップ型サージスタ40を得る。このサージスタ40も表裏同形である。

【0034】(E) 絶縁性被膜付きチップ型サージスタの作製

図36及び図37に示すように、第1のチップ型サージスタ10及び第2のチップ型サージスタ20に関して、それぞれ一対の端子電極12、12を有するサージスタ素体11の下面を除く他の5面に絶縁性被膜50を形成してもよい。この被膜50の形成は、図35に示すように一対の端子電極12、12を有するサージスタ素体11の下面を樹脂シート又はフィルム50aに張り付けてマスキングした後、樹脂を化学蒸着することにより行われる。図35において符号Pは化学蒸着時の吹き付け線を示す。この化学蒸着に適する樹脂としては、ポリバラキシリレン樹脂（商品名：バリレン樹脂、ユニオンカーバイト社製）が挙げられる。なお、化学蒸着の代わりに熱硬化性樹脂を塗布乾燥した後、熱処理してもよい。

【0035】

【作用】図3又は図6に示すように、はんだ23によりプリント回路基板24にチップ型サージスタ10又は20を表面実装する。このとき、Niめっき層17aによりはんだ耐熱性が向上し、はんだによる下地電極16の電極食われが防止され、Sn又はSn/Pbめっき層17bにより端子電極12のはんだ付着性が向上する。これらのめっき層17は貴金属の下地電極16の表面を被覆するため、貴金属のイオン移動（ion migration）が発生しにくい。チップ型サージスタ28、29、30又は40でも同様である。また、チップ型サージスタ20、28、29又は40の場合、サージスタ素体11下面の一対の下地電極16、16、26、26又は46、

46間に絶縁層13又は44が設けられるため、第一にめっき層形成時にはサージスタ素体が露出しないことから素体表面にめっきが付着せず、しかもサージスタ素体がめっき液で浸食されず、サージスタの抵抗値が所期の値に対して変動しない。第二に基板へのはんだ付け時には電極間にはんだブリッジを生じない。チップ型サージスタ10、20、28、29又は40において、絶縁層13、14又は44がガラス層の場合にはサージスタの抗折強度が向上し、熱的ストレスに対して耐久性の高いものとなる。

【0036】

【発明の効果】以上述べたように、従来の製造方法では、工程数が多く複雑であったものが、本発明の製造方法によれば、少ない工程で比較的容易にチップ型サージスタを製造できるため、量産に適し、製造コストが安価になる。特に、下地電極及びめっき層を形成した後でサージスタ素体を精密に切断することにより、素子の寸法、電極面積等を厳格に制御できるので、チップになった後の特別な加工を要さず、しかも抵抗値の精度が高いチップ型サージスタが得られる。また、下地電極の表面にめっき層を形成することにより、はんだ耐熱性とはんだ付着性に優れ、信頼性の高いサージスタが得られる。

【0037】特に、本発明の第2及び第4のチップ型サージスタのように、プリント回路基板に対向するサージスタ素体の一方の端子電極が接触する部分を除いた下面を絶縁層で被覆すれば、はんだブリッジが発生しなくなり、イオン移動が生じにくくなる。第1、第2及び第4のチップ型サージスタの絶縁層をガラス層で形成すれば、基板実装後の熱的ストレスに起因した引張応力に対する強度が高い。また、本発明の第3及び第4のチップ型サージスタのように、表裏同形にすれば、基板実装前の作業を容易にし、サージスタの組付けコストを低減できる。更に、第1及び第2のチップ型サージスタに関して端子電極を有するサージスタ素体の下面を除く他の5面に絶縁性被膜を形成すれば、より一層イオン移動が生じにくくなるとともに、サージスタに不測の外力が加わっても素体が欠けず、また導電性物質が絶縁層を設けていないサージスタ素体の側面に付着しても特性が変化しない利点もある。

【0038】

【実施例】次に本発明の具体的な態様を示すために、本発明を実施例に基づいて説明する。以下に述べる実施例は本発明の技術的範囲を限定するものではない。

<実施例1>次の方法により図1～図3に示す第1のチップ型サージスタを作製した。先ず市販のマンガン化合物、ニッケル化合物、コバルト化合物を出発原料とし、これらを $MnO_2:NiO:CoO$ に換算して金属原子比3:1:2の割合でそれぞれ秤量した。秤量物をボールミルで16時間均一に混合した後脱水乾燥した。次いでこの混合物を900℃で2時間仮焼し、この仮焼物

を再びボールミルで粉砕して脱水乾燥した。粉砕物に有機結合材を加え、均一に混合した後、混合物を直方体に圧縮成形した。この圧縮成形物を大気圧下、1200℃で4時間焼成し、たて約35mm、よこ約50mm、厚さ約10mmのセラミック焼結ブロック（図示せず）を作製した。次にこのブロックをバンドソーでウエハ状に切断し、図9に示すたて約35mm、よこ約50mm、厚さ約0.5mmの焼結シート21を得た。

【0039】次に、図10及び図11に示すように、焼結シート21の片面全体に貴金属粉末と無機結合材を含む導電性ペーストを印刷法により塗布した。導電性ペーストは市販の銀ペーストであって、Ag粉末とガラス微粒子と有機ビヒクルとからなる。導電性ペーストを塗布したサージスタ素体を大気圧下、乾燥した後、30℃/分の速度で、820℃まで昇温しそこで10分間保持し、30℃/分の速度で室温まで降温してAgからなる焼付け電極層の下地電極16を得た。

【0040】図12に示すように、焼結シート21の下地電極16が設けられない片面全体に結晶化ガラスを含むペーストを印刷法により塗布した。塗布後、焼結シート21を焼成して、厚さ約15μmのガラス層14を形成した。このガラス層14の熱膨張係数は $8.8 \times 10^{-7}$ /℃であって、焼結シート21の熱膨張係数 $8.5 \times 10^{-7}$ /℃より小さい。ガラス層14を設けた後、電解めっき法により下地電極16の表面に厚さ1～2μmのNiめっき層17aを形成し、続いてその上に、同様に厚さ3～6μmのSnめっき層17bを形成した（図1及び図3）。

【0041】図12～図14に示すように、上記切断機を用いて符号B部分の下地電極16及びめっき層17からなる電極面をスリット状に研削して多数列の電極を焼結シート21の片面に形成した。次いで図13～図15に示すように、矢印Mの箇所では図15を形成した焼結シート21を2列の電極ずつ各電極が端縁に位置するように上記切断機で短冊状に切断し、短冊状サージスタ素体22を得た後、同一の切断機を用いて矢印Nの箇所では短冊状サージスタ素体22の切断面と垂直な方向でチップ状に切断して、図15に示す幅W=約0.5mm、長さL=約1.0mm、厚さT=約0.5mmのチップ型サージスタ10を得た。このチップ型サージスタ10は裏返して、図3に示すようにその端子電極12、12がはんだ23によりプリント回路基板24に取付けられる。

【0042】<比較例1>Niめっき層とSnめっき層を設けずに、Ag80%とPd20%を含む導電性ペーストを850℃で焼付けて銀-パラジウムからなる焼付け電極層のみで端子電極を構成した。それ以外は上記実施例1と同様に、ガラス層14を有するチップ型サージスタを作製した。

【0043】<比較試験と結果>



## ・はんだ付着性

実施例1のサーミスタと比較例1のサーミスタを300個ずつ用意し、230℃の温度で溶融させたAg入りの共晶はんだ(H60-A)浴中にピンセットで試料を挟んで4秒間浸漬し、端子電極のはんだ付着面積を光学顕微鏡で調べた。その結果を表1に示す。

## ・はんだ耐熱性

\*

\* 実施例1のサーミスタと比較例1のサーミスタを300個ずつ用意し、350℃の温度で溶融させたAg入りの共晶はんだ(H60-A)浴中にピンセットで試料を挟んで30秒間浸漬し、端子電極の消失状態を光学顕微鏡で調べた。その結果を表1に示す。

【0044】

【表1】

	はんだ付着性	はんだ耐熱性
	はんだ付着面積 95%以上の割合	電極の一部が 消失した割合
実施例1	100%	0%
比較例1	55%	100%

【0045】表1から明らかなように比較例1と比べて実施例1のサーミスタははんだ付着性及びはんだ耐熱性に優れていた。

【0046】＜実施例2＞次の方法により図4～図6に示す第2のチップ型サーミスタを作製した。先ず実施例1と同様にして図9に示すたて約35mm、よこ約50mm、厚さ約0.5mmの焼結シート21を得た。次に、図16及び図17に示すように、焼結シート21の片面に実施例1と同じ導電性ペーストを印刷法により縞状に塗布した。塗布後、実施例1と同じ条件でAgからなる多数列の焼付け電極の下地電極16を形成した。電極16の幅はすべて同一であり、電極間は等間隔であった。1つの電極の幅は約0.7mmであり、電極と電極の間隔は約0.4mmであった。焼結シート21の一方の端縁に多数列の下地電極16すべてに接続するめっき用電極層16aを形成した。

【0047】図18に示すように、焼結シート21の両面にそれぞれ同一の結晶化ガラスを含むペーストを印刷法により塗布した。下地電極16間を埋めてガラスペーストを塗布するときには下地電極16の互いに対向する端縁を覆うように塗布した。塗布後、焼結シート21を焼成して、厚さ約15μmのガラス層13、14を形成した。これらのガラス層13、14の熱膨張係数は実施例1と同じ $68 \times 10^{-6}/^{\circ}\text{C}$ であって、焼結シート21の熱膨張係数 $85 \times 10^{-6}/^{\circ}\text{C}$ より小さい。めっき用電極層16aにめっき用電極を接続して、電解めっき法により下地電極16の表面に厚さ1～2μmのNiめっき層17aを形成し、続いてその上に、同様に厚さ3～6

μmのSnめっき層17bを形成した(図4及び図6)。

【0048】図19～図21に示すように、矢印Mの箇所でめっき層17を形成した焼結シート21を2列の電極ずつ各電極が端縁に位置するようにダイヤモンドブレード付き切断機で短冊状に切断し、短冊状サーミスタ素体22を得た後、同一の切断機を用いて矢印Nの箇所で短冊状サーミスタ素体22の切断面と垂直な方向でチップ状に切断して、図21に示す幅W=約0.5mm、長さL=約1.0mm、厚さT=約0.5mmのチップ型サーミスタ20を得た。このチップ型サーミスタ20は裏返して、図6に示すようにその端子電極12、12がはんだ23によりプリント回路基板24に取付けられる。

【0049】＜比較例2＞Niめっき層とSnめっき層を設けずに、Ag80%とPd20%を含む導電性ペーストを850℃で焼付けて銀-パラジウムからなる焼付け電極層のみで端子電極を構成した。それ以外は上記実施例2と同様に、下面ガラス層13及び上面ガラス層14を有するチップ型サーミスタを作製した。

【0050】＜比較試験と結果＞実施例1及び比較例1と同様にして、実施例2及び比較例2のはんだ付着性及びはんだ耐熱性を調べた。その結果、表1と同じデータが得られた。

【図面の簡単な説明】

【図1】本発明の第1のチップ型サーミスタの外観斜視図。

【図2】その底面図。

【図3】図2のA-A線断面図。

【図4】本発明の第2のチップ型サーマスタの外観斜視図。

【図5】その底面図。

【図6】図5のA'-A'線断面図。

【図7】本発明の第3のチップ型サーマスタの外観斜視図。

【図8】本発明の第4のチップ型サーマスタの外観斜視図。

【図9】本発明のチップ型サーマスタのサーマスタ素体 10 となるセラミック焼結シートの外観斜視図。

【図10】第1のチップ型サーマスタ用にその焼結シートの片面全体に下地電極が形成された斜視図。

【図11】図10のF部拡大斜視図。

【図12】図11の焼結シート的一方の面の下地電極の表面にめっき層及び他方の面全体に絶縁層がそれぞれ形成された斜視図。

【図13】図12のB部分の電極面が研削された斜視図。

【図14】図13の焼結シートを短冊状に切断した斜視図 20

【図15】図14の短冊状サーマスタ素体をチップ状に切断した斜視図。

【図16】第2のチップ型サーマスタ用にその焼結シートの片面に多数列の下地電極が形成された斜視図。

【図17】図16のF部拡大斜視図。

【図18】図17の焼結シート的一方の面の下地電極間及び他方の面全体に絶縁層が形成された斜視図。

【図19】図18の露出した下地電極の表面にめっき層が形成された斜視図。

【図20】図19の焼結シートを短冊状に切断した斜視図。

【図21】図20の短冊状サーマスタ素体をチップ状に切断した斜視図。

【図22】本発明の別の第2のチップ型サーマスタの下地電極を示す図17に対応する斜視図。

【図23】図22の下地電極を有する焼結シートの切断状況を示す要部平面図。

【図24】図22の下地電極を有する焼結シートの別の\*

\*切断状況を示す要部平面図。

【図25】図23に示す方法で切断して作製されたチップ型サーマスタの底面図。

【図26】図25のB-B線断面図。

【図27】図25のC-C線断面図。

【図28】図24に示す方法で切断して作製されたチップ型サーマスタの底面図。

【図29】図28のD-D線断面図。

【図30】図28のE-E線断面図。

【図31】第3のチップ型サーマスタ用にその焼結シートの両面全体に下地電極が形成された斜視図。

【図32】図31の焼結シートの両面の下地電極の表面にめっき層が形成された斜視図。

【図33】第4のチップ型サーマスタ用にその焼結シートの両面に多数列の下地電極が形成された斜視図。

【図34】図33の焼結シートの両面の下地電極間に絶縁層が形成された斜視図。

【図35】第1又は第2のチップ型サーマスタ用サーマスタ素体の端子電極形成面以外の5面に絶縁性被膜を形成する状況を示す図。

【図36】その絶縁性被膜が形成された第1のチップ型サーマスタの図3に対応する断面図。

【図37】その絶縁性被膜が形成された第2のチップ型サーマスタの図6に対応する断面図。

【符号の説明】

10, 20, 28, 29, 30, 40 チップ型サーマスタ

11 サーマスタ素体

12, 32, 42 端子電極

13 下面絶縁層

14, 44 上面絶縁層

16, 26, 36, 46 下地電極

17, 37, 47 めっき層

17a, 37a, 47a Niめっき層


17b, 37b, 47b Sn又はSn/Pbめっき層

21 セラミック焼結シート


22 短冊状サーマスタ素体

50 絶縁性被膜


【図2】




【図15】



【図21】




【図1】




- 10 チップ型サーミスタ  
 11 サーミスタ素体  
 12 端子電極  
 14 上面絶縁層  
 16 下地電極  
 17 めっき層  
 17a Niめっき層  
 17b Sn又はSn/Pbめっき層

【図4】




- 11 サーミスタ素体  
 12 端子電極  
 13 下面絶縁層  
 14 上面絶縁層  
 16 下地電極  
 17 めっき層  
 17a Niめっき層  
 17b Sn又はSn/Pbめっき層  
 20 チップ型サーミスタ


【図3】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図27】




【図13】




【図14】




【図16】




【図17】




【図18】




【図19】




【図26】




【図29】




【図20】




【図22】




【図23】




【図24】




【図25】




【図28】




【図30】




【図35】




【図31】




【図32】




【図33】




【図34】



【図36】



【図37】



REFERENCE 2

Patent Publ. Kokai No. 6-215908

Published: August 5, 1994

Appl. No. 5-141682

Filed: June 14, 1993

Inventors: Y. Fujimoto et al

Applicant: Mitsubishi Material Corp.

## Chip Type Thermistor and Method for Making Same

## DETAILED DESCRIPTION OF INVENTION

## TECHNICAL FIELD TO WHICH THE INVENTION BELONGS

This invention relates to a chip type thermistor adapted to be surface mounted on a printed circuit board or the like and a method for making the same, and more particularly to a chip type thermistor the resistance of which will be reduced with a rise in temperature and which is suitable for use as a temperature compensating thermistor and a surface temperature measuring sensor for electronic equipment, and a method for making the same.

## PRIOR ART

Heretofore, the chip type thermistor of the type concerned has electrodes made principally of silver-palladium baked to the opposite ends of the thermistor element. The purpose of including palladium in addition to silver as electrode ingredients is to prevent the silver from dissolving into solder when soldering the chip type thermistor to a circuit board and thereby improve the resistance of the electrodes to soldering heat.

However, there has been a certain limitations to the content of palladium in that an increase in the content of palladium will degrade the adherability of the electrodes to solder and hence the adherability of the chip type thermistor to the board. For this reason, the prior art chip type thermistor has been inadequate in the solder heat resistance in situations where the soldering of the electrodes is conducted at an elevated temperature and over an extended period of time. In order to enhance the solder heat resistance and solder adhesion characteristics, it would be conceivable to provide a plating layer on the surface of the baked electrodes which are priming electrode as in the case of a chip type condenser. However, since the thermistor element has electrical conductivity in contrast to the condenser element, if the thermistor element is subjected to a plating process in its uncovered state, a plating would adhere to the surface of the element, resulting in providing an electrical resistance different than a desired one, and in addition, the thermistor element would be eroded by the plating solution, disadvantageously resulting in a degraded reliability.

In an attempt to overcome this problem, the present applicant proposed a chip type thermistor having a plating layer formed on the surface of each of the baked electrodes with the surfaces of the thermistor element excluding those which the baked electrodes are to contact being masked with a glass layer (see Japanese Patent Application Publication No. 3-250603). This chip type thermistor may be manufactured by a process comprising the steps of: printing and firing glass paste on the



opposite surfaces of a sintered ceramic sheet to form insulating glass layers thereon; cutting the sintered ceramic sheet having the opposite surfaces coated with glass layers into rectangular blocks; printing and firing glass paste on the opposite cut faces of each of the rectangular blocks in the same manner as described above to form insulating glass layers thereon; cutting the rectangular block perpendicularly to the cut faces into individual chips; applying conductive paste to the opposite ends of each chip so as to wrap the cut faces and then firing the paste to form baked electrode layers; and finally forming a plating layer on the surface of each of the baked electrodes as priming electrodes to provide a chip type thermistor having terminal electrodes each comprising a baked electrode layer and a plating layer.

#### SUBJECTS TO BE SOLVED BY THE INVENTION

However, the chip type thermistor in general including the chip type thermistor described above in which terminal electrodes are disposed on the opposite sides of the chip type thermistor element is apt to crack when it is subjected to tensile stress due to thermal stress after it has been surface mounted on printed circuit board. In addition, occurrence of cracks may alter the characteristics as a thermistor. Moreover, the manufacturing process described above not only requires coating of glass layers to be carried out in two separate steps, but also, after chips have been made, requires application of conductive paste and formation of plating layers on the opposite ends of each chip. Consequently, great care must be given to handling after chips have been made. All these factors contributed to complicating the manufacturing steps, and necessarily increased the manufacturing cost.

An object of the present invention is to provide a chip type thermistor which has no solder bridge between the electrodes, which is excellent in solder heat resistance and solder adhesive characteristics, and which is highly reliable since no significant resistance change is caused through a process of plating the electrodes.

Another object of the present invention is to provide a chip type thermistor having a high strength against tensile stress resulting from thermal stress.

Yet another object of the present invention is to provide a chip type thermistor which has no directivity different between top and bottom sides, thereby facilitating the working required before surface-mounting the thermistor on a circuit board.

Still another object of the present invention is to provide a method of manufacturing the superior chip type thermistor described above in a relatively easy and inexpensive manner.

#### MEANS BY WHICH TO SOLVE THE SUBJECTS

As illustrated in Figs. 1-3, a chip type thermistor 10 according to a first embodiment of the present invention comprises a hexahedral chip type thermistor element 11, a pair of terminal electrodes 12, 12 disposed in spaced apart relation along the opposite end edges of the bottom surface of the thermistor element 11, and a top insulating layer 14 disposed over the entire top surface of the thermistor element 11. Figs. 4-6 show a chip type thermistor 20 according to a second embodiment of the invention similar to the first embodiment except that a bottom insulating layer 13 is disposed on the bottom surface of the thermistor element 11 between the pair of terminal electrodes 12, 12.

Fig. 7 illustrates a chip type thermistor 30 according to a third embodiment of the invention similar to the first embodiment except that instead of the top insulating layer 14 in the first embodiment, a second pair of terminal electrodes 32, 32 are disposed in spaced apart relation along the opposite end edges of the top surface of the thermistor element 11. Fig. 8 shows a chip type thermistor 40 according to a fourth embodiment of the invention similar to the second embodiment except that instead of the top insulating layer 14 in the second embodiment, a second pair of terminal electrodes 42, 42 are disposed in spaced apart relation along the opposite end edges of the top surface of the thermistor element 11 and that a top insulating layer 44 is disposed on the top surface of the thermistor element 11 between the second pair of terminal electrodes 42, 42.

It should be noted that as shown in Figs. 1, 4, 7 and 8, each of the terminal electrodes 12, 32, 42 may preferably comprise a priming electrode 16, 36, 46 containing noble metal, an Ni plating layer 17a, 34a, 47a formed on the surface of the priming electrode, and an Sn or Sn/Pb plating layer 17b, 34b, 47b formed on the surface of the Ni plating layer 17a, 34a, 47a.

The method of manufacturing the chip type thermistor of the first embodiment according to the present invention comprises the steps of: forming a priming electrode 16 over the entire surface of one side of a sintered ceramic sheet 21 shown in Fig. 9 (see Figs. 10 and 11); applying an insulating paste on the entire surface of the other side of the sintered ceramic sheet 21 and then firing the sintered ceramic sheet 21 to form an insulating layer 14 (see Fig. 12); forming an Ni plating layer 17a and an Sn or Sn/Pb plating layer 17b in the order named on the surface of the priming electrode 16 (see Figs. 1 and 12); grinding away portions of the electrode surface composed of the priming electrode 16 and the Ni plating layer 17 in a multiple flute-forming manner to form a multiplicity of rows of electrodes separated by recessed flutes or slits 15 on one side of the sintered ceramic sheet 21 (see Fig. 13); cutting the sintered ceramic sheet 21 into a number of elongate rectangular blocks such that each rectangular block has two spaced rows of electrodes positioned on the opposite end edges thereof to obtain rectangular block-like thermistor elements 22 (see Fig. 14); and finally cutting each of the rectangular block-like thermistor elements 22 perpendicularly to the cut faces to form individual chip type thermistors 10 (see Fig. 15).

The method of manufacturing the chip type thermistor of the second embodiment according to the present invention comprises the steps of: forming a number of rows of priming electrodes 16 on one side surface of a sintered ceramic sheet 21 shown in Fig. 9 (see Figs. 16 and 17); applying an insulating paste on the one side surface of the sintered ceramic sheet 21 so as to fill the spaces between the priming electrodes 16 while the priming electrodes 16 themselves are exposed and applying an insulating paste on the entire surface of the other side of the sintered ceramic sheet 21 and then firing the sintered ceramic sheet 21 to form insulating layers 13, 14 (see Fig. 18); forming an Ni plating layer 17a and an Sn or Sn/Pb plating layer 17b in the order named on the exposed surfaces of the priming electrodes 16 (see Figs. 1 and 12) to form a number rows of electrodes each composed of the priming electrode 16 and plating layer 17 on the sintered ceramic sheet 21 (see Figs. 4 and 19); cutting the sintered ceramic sheet 21 into a number of elongate rectangular blocks such that each rectangular block has two spaced rows of electrodes positioned on the opposite end edges thereof to obtain rectangular block-like thermistor elements 22 (see Fig. 20); and finally

cutting each of the rectangular block-like thermistor elements 22 perpendicularly to the cut faces to form individual chip type thermistors 20 (see Fig. 21).

The method of manufacturing the chip type thermistor of the third embodiment according to the present invention comprises the steps of: forming priming electrodes 16 and 36 on both side surfaces of a sintered ceramic sheet 21 shown in Fig. 9 (see Fig. 31); forming an Ni plating layer 17a, 37a and an Sn or Sn/Pb plating layer 17b, 37b in the order named on the surfaces of the priming electrodes 16 and 36 to form electrodes each composed of the priming electrode 16, 36 and plating layer 17, 37 on the both sides of the sintered ceramic sheet 21 (see Figs. 7 and 32); grinding a number of spaced apart slits 15 in the electrode surface composed of the priming electrode 16 and the Ni plating layer 17 to form a number rows of separated electrodes on one side the sintered ceramic sheet 21 (see Fig. 13); cutting the sintered ceramic sheet 21 into a number of elongate rectangular blocks such that each rectangular block has two spaced rows of electrodes positioned on the opposite end edges thereof to obtain rectangular block-like thermistor elements 22 (see Fig. 14); and finally cutting each of the rectangular block-like thermistor elements 22 perpendicularly to the cut faces to form individual chip type thermistors 10 (see Fig. 15).

a number of spaced apart slits in the electrode surfaces composed of the priming electrode 16 and the Ni plating layer 17 formed on the both side of the sintered ceramic sheet 21 to form a number rows of separated electrodes opposed to each other on the both sides of the sintered ceramic sheet 21; cutting the sintered ceramic sheet 21 into a number of elongate rectangular blocks such that each rectangular block has two spaced rows of electrodes positioned on the opposite end edges thereof to obtain rectangular block-like thermistor elements 22, as in the similar manner described above with reference to Figs. 13 and 14; and finally cutting each of the rectangular block-like thermistor elements 22 perpendicularly to the cut faces to form individual chip type thermistors 30.

The method of manufacturing the chip type thermistor of the fourth embodiment according to the present invention comprises the steps of: forming a number of rows of priming electrodes 16 and 46 in opposed positions on both side surfaces of a sintered ceramic sheet 21 shown in Fig. 9 (see Fig. 33); applying an insulating paste on the both side surfaces of the sintered ceramic sheet 21 so as to fill the spaces between the priming electrodes 16 and 46 while the priming electrodes 16 and 46 themselves are exposed and then firing the sintered ceramic sheet 21 to form insulating layers 13, 44 (see Fig. 34); forming an Ni plating layer 17a, 47a and an Sn or Sn/Pb plating layer 17b, 47b in the order named on the exposed surfaces of the priming electrodes 16, 46 to form a number rows of electrodes each composed of the priming electrode 16, 46 and plating layer 17, 47 on the both sides of the sintered ceramic sheet 21 in the similar manner described above with reference to Fig. 19; cutting the sintered ceramic sheet 21 into a number of elongate rectangular blocks such that each rectangular block has two spaced rows of electrodes positioned on the opposite end edges thereof to obtain rectangular block-like thermistor elements; and finally cutting each of the rectangular block-like thermistor elements perpendicularly to the cut faces to form individual chip type thermistors 40.

The present invention will be described in greater details below.

(A) Manufacture of the chip type thermistor 10 of the first embodiment

(1) Preparation of the sintered ceramic sheet:

As shown in Fig. 9, a sintered ceramic sheet 21 is provided. The sintered ceramic sheet 21 is prepared by the following process:

First, one or two or more of oxides of metals such as Mn, Fe, Co, Ni, Cu, Al and the like is or are mixed. When two or more metal oxides are to be mixed, they should be weighed such that they have a predetermined metal atomic ratio. This mixture is calcined and crushed, mixed with an organic binder and then molded into a rectangular block, followed by firing it to prepare a sintered ceramic block (not shown). Then, the block is cut into wafers with the use of a hand saw to obtain a sintered ceramic sheet 21 as shown in Fig. 9. Or alternatively, after calcining and crushing a mixture of the metal oxides, the mixture may be kneaded with the addition of an organic binder and solvent to prepare a slurry, which is in turn formed into a film as by the doctor blade process. Then, the film may be dried to obtain a green sheet, which may be fired to produce a sintered ceramic sheet 21.

(2) Forming of the priming electrode:

Next, as shown in Fig. 10, a conductive paste containing a powder of noble metal and an inorganic binder is applied to the entire surface of one side of the sintered ceramic sheet 21 and then fired. Fig. 11 is an enlarged view of the circled portion F in Fig. 10. Preferably, the application of the conductive paste may be carried out by a printing process which ensures uniform printing of the paste. By way of example, the noble metal powder may include a powder of noble metal such as Ag, Au, Pd, Pt and the like and a mixture of them. By firing such powder, the priming electrode 16 is formed over the entire surface of one side of the sintered ceramic sheet 21. It should be appreciated that instead of applying conductive paste by a printing process and firing it to form a priming electrode for a baked electrode layer, the priming electrode may be formed on one side surface of the sintered ceramic sheet 21 by thermal spraying.

(3) Forming of the insulating layer:

As shown in Fig. 12, an insulating paste is applied over the entire surface of the other side of the sintered ceramic sheet 21 which is devoid of the priming electrode 16. The application of the insulating paste may also preferably be carried out by a printing process. The insulating paste may include glass paste or resin paste. It is required that glass component contained in the glass paste or the resin contained in the resin paste have a resistance to plating. The glass component may be either crystalline or noncrystalline. The resin may include thermosetting resin such as epoxy resin, for example. The sintered ceramic sheet 21 having such insulating paste applied thereon may be subjected to heat treatment to form an insulating layer 14 on the order of 10-20  $\mu\text{m}$  in thickness comprising a glass layer or a resin layer. Where the insulating layer 14 comprises a glass layer, it is preferable that the glass layer have a thermal expansion coefficient greater than 40 % and less than 100 % of that of the sintered ceramic sheet for the thermistor element. If the thermal expansion coefficient is in this range, the thermistor 10 may have an increased fracture strength as compared to the case where it has no such glass layer.

The fracture strength is defined as a fracture strength as measured when a stress is exerted on a chip type thermistor at the middle thereof which is supported on its opposite ends by two spaced

apart stands. This serves as a measure of how much the chip type thermistor can withstand stress strain (thermal stress) caused by heat involved with soldering when surface mounting the thermistor to a printed circuit board and by thermal cycles after the surface mounting. Presumably, it is because there is a compressive stress remaining in the glass layer on the surface of the thermistor element that the thermistor 10 according to the present invention exhibits an increased fracture strength. More specifically, when the thermistor element 11 and the glass layer 14 are allowed to cool down, the thermistor element having a higher thermal expansion coefficient will suffer a higher rate of shrinkage, so that the glass layer is compressed. When a bending force is applied to the thermistor 10 in this state, a compressive stress is produced on the inside of the bending while a tensile stress is produced on the outside of the bending. The thermistor element 11 and the glass layer 14 are both characterized by being tough to compressive stress but being vulnerable to tensile stress. Consequently, if a compressive stress is preliminarily imparted to the thermistor by the glass layer, upon a bending force being applied thereto, the thermistor is less liable to cracking than if it had no glass layer under a tensile stress occurring on the outside of the bending. While the resin layer does not serve to enhance the fracture strength, it provides the advantage that it may be set and formed at a lower heat treatment temperature as compared to the glass layer.

(4) Forming of the plating layer:

As shown in Figs. 1 and 12, it is preferable that a plating layer 17 be disposed on the priming electrode 16 to make an electrode from the priming electrode 16 and the plating layer 17. The plating layer 17 is formed by laminating an Ni plating layer 17a and an Sn or Sn/Pb plating layer 17b in the order named. These plating layers may be formed by electrolytic plating. Known Ni, Sn and Sn/Pb plating baths may be used for this purpose. The reason for making the plating layer of two-layer construction is to have the Ni plating layer 17a enhance the solder heat resistance as well as prevent the priming electrode 16 from being eroded by solder, and the Sn or Sn/Pb plating layer 17b is intended to enhance the adherability of the terminal electrodes 12 to solder.

(5) Forming of multiple rows of electrodes:

As shown in Figs. 12 and 13, portions designated at B of the electrode surface comprising a priming electrode 16 and a plating layer 17 are ground away in a multiple flute-forming manner by using a dicing saw such as a cutter equipped with a diamond blade to form a multiplicity of rows of electrodes separated by recessed flutes 15 on one side of the sintered ceramic sheet 21. Formed between adjacent rows of electrodes by this grinding operation are the recessed flutes 15 which will be a gap between the terminal electrodes of each final product, that is the chip type thermistor 10.

(6) Forming of elongate rectangular block-like thermistor elements:

As shown in Figs. 13 and 14, the sintered ceramic sheet 21 having the recessed flutes 15 formed therein is cut along the planes indicated by arrows M by the aforesaid dicing saw to form elongate rectangular blocks such that each rectangular block has two rows of electrodes positioned on its opposite end edges to thus obtain elongate rectangular block-like thermistor elements 22.

(7) Preparation of the chip type thermistor:

As shown in Figs. 14 and 15, the aforesaid dicing saw is used to cut the rectangular block-like thermistor element 22 along the planes indicated arrows N perpendicular to the cut faces of the

element into chips to obtain chip type thermistors 10. It will be seen that if the chip type thermistor 10 obtained in Fig. 15 is turned upside down, then it appears as shown in Figs. 1 and 3.

(B) Manufacture of the chip type thermistor 20 of the second embodiment:

(1) Preparation of the sintered ceramic sheet and forming of the priming electrode:

A sintered ceramic sheet 21 is prepared by the same process as that for the sintered ceramic sheet 21 for the chip type thermistor 10 of the first embodiment.

Next, as shown in Fig. 16, a conductive paste containing a powder of noble metal and an inorganic binder is applied in a striped pattern to one side surface of the sintered ceramic sheet 21 and then fired. Fig. 17 is an enlarged view of the circled portion F in Fig. 16. Preferably, the application of the conductive paste may be carried out by a printing process in which the conductive paste is printed on the sintered ceramic sheet which is masked with a predetermined striped pattern. The conductive paste may be the same as that for the chip type thermistor 10 of the first embodiment. By firing the paste, a multiplicity of rows of priming electrodes 16 are formed on the surface of the sintered ceramic sheet 21. It is preferable that at this point a plating-use electrode layer 16a for shorting together all of the multiplicity of rows of priming electrodes 16 be formed on one end edge of the sintered ceramic sheet 21 (see Fig. 16). It should be appreciated that besides applying conductive paste by a printing process and firing it to form priming electrodes for baked electrode layers, thermal spraying may also be used to form the priming electrodes on one side surface of the sintered ceramic sheet 21 with a predetermined striped pattern superposed on the sheet.

(2) Forming of the insulating layer:

As shown in Fig. 18, the same kind of insulating paste is applied on both side surfaces of the sintered ceramic sheet 21. The insulating paste may be the same glass paste or resin paste as that for the chip type thermistor 10 of the first embodiment. For the one side surface on which the priming electrodes 16 are disposed, the insulating paste is also applied in a striped pattern so as to fill the spaces between the priming electrodes 16 while leaving the priming electrodes 16 themselves exposed. In the case where there is a plating-use electrode layer 16a, the plating-use electrode layer 16a is also left exposed. For the other side surface which is devoid of the priming electrodes 16, the insulating paste is applied over the entire surface. It is preferable that the application of the insulating paste on either side surface of the sheet be carried out by a printing process. The sintered ceramic sheet 21 having such insulating paste applied thereon may be subjected to heat treatment to form insulating layers 13, 14 on the order of 10-20  $\mu$ m in thickness comprising a glass layer or a resin layer. Where the insulating layers 13, 14 are glass layers, it is preferable for the same reason explained above in connection with the first embodiment that the glass layer have a thermal expansion coefficient greater than 40 % and less than 100 % of that of the sintered ceramic sheet for the thermistor element.

(3) Forming of the plating layer:

As shown in Figs. 4 and 19, it is preferable that plating layers 17 be disposed on the exposed priming electrodes 16 to make a multiplicity of rows of electrodes each from the priming electrode 16 and the plating layer 17. The plating layer 17 is formed by laminating an Ni plating layer 17a and

an Sn or Sn/Pb plating layer 17b in the order named. These plating layers may be formed by the same process explained above in connection with those for the chip type thermistor 10 of the first embodiment.

(4) Forming of elongate rectangular block-like thermistor elements:

As shown in Figs. 19 and 20, the sintered ceramic sheet 21 having the plating layer 17 formed thereon is cut along the planes indicated by arrows M by a dicing saw such as a cutter equipped with diamond blades to form elongate rectangular blocks such that each rectangular block has two rows of electrodes positioned on its opposite end edges to thus obtain elongate rectangular block-like thermistor elements 22.

(5) Preparation of the chip type thermistor:

As shown in Figs. 20 and 21, the aforesaid dicing saw is used to cut the rectangular block-like thermistor element 22 along the planes indicated arrows N perpendicular to the cut faces of the element into chips to obtain chip type thermistors 20. It will be seen that if the chip type thermistor 20 obtained in Fig. 21 is turned upside down, it appears as shown in Figs. 4 and 6.

(6) Manufacture of the chip type thermistor of the second embodiment having a modified construction:

As shown in Fig. 22, a multiplicity of priming electrode layers 26 are formed in a serially joined H pattern on the surface of the sintered ceramic sheet 21. One unit of priming electrode layer 26 comprises an electrode section 26a and a joint section 26b. After forming plating layers 17 on the priming electrode layers 26 in the same manner as described above, the sintered ceramic sheet 21 is cut along the dotted lines R shown in Fig. 23 to obtain chip type thermistors 28 as shown in Figs. 25-27. This chip type thermistor 28 has reduced exposed areas of the electrode layers 26 as compared with the thermistor 20, so that it is less susceptible to the influence of ion migration. If the sintered ceramic sheet 21 is cut along the dotted lines S shown in Fig. 24, chip type thermistors 29 as shown in Figs. 28-30 are obtained. This chip type thermistor 29 has no exposed areas of the electrode layers 26, so that it suffers little influence of ion migration. It should be noted, however, that the extensions indicated by T of the joint sections 26b are discarded. In Figs. 25-30, the same reference numerals as in Figs. 5 and 6 indicate the like component parts.

(C) Manufacture of the chip type thermistor 30 of the third embodiment:

(1) Preparation of the sintered ceramic sheet and forming of the priming electrode:

A sintered ceramic sheet 21 is prepared by the same process as that for the sintered ceramic sheet 21 for the chip type thermistor 10 of the first embodiment.

Next, as shown in Fig. 31, the same kind of conductive paste as that for the chip type thermistor 10 of the first embodiment is applied in the same manner to both side surfaces of the sintered ceramic sheet 21 and then fired. By firing the paste, priming electrodes 16 and 36 are formed on the both side surface of the sintered ceramic sheet 21.

(2) Forming of the plating layer:

As shown in Figs. 7 and 32, it is preferable that plating layers 17 and 37 be disposed on the surfaces of the priming electrodes 16 and 36, respectively to make electrodes from the priming electrode 16 and the plating layer 17 and the priming electrode 36 and the plating layer 37,

respectively. The plating layer 17 is formed by laminating an Ni plating layer 17a, 37a and an Sn or Sn/Pb plating layer 17b, 37b in the order named. These plating layers may be formed by the same process explained above in connection with those for the chip type thermistor 10 of the first embodiment.

(3) Forming of multiple rows of electrodes, elongate rectangular block-like thermistor elements and chip type thermistors:

Portions designated at B in Fig. 32 of the electrode surfaces comprising a priming electrode 16 and a plating layer 17 and a priming electrode 36 and a plating layer 37, respectively are ground away in a multiple flute-forming manner as in the case of the electrode forming for the chip type thermistor 10 of the first embodiment to form multiple of rows of electrodes in opposed aligned relation on opposite sides of the sintered ceramic sheet 21. By this grinding operation, recessed flutes not shown here but similar to those shown in Fig. 13 are formed between adjacent rows of electrodes. These recessed flutes will be a gap between the terminal electrodes of each final product, that is the chip type thermistor 30.

The sintered ceramic sheet 21 having the recessed flutes therein is cut in the same manner as illustrated in Figs. 13 and 14 to form elongate rectangular blocks such that each rectangular block has two rows of electrodes positioned on its opposite end edges to thus obtain elongate rectangular block-like thermistor elements 22. Then, the rectangular block-like thermistor element is to cut along the planes perpendicular to the cut faces of the element into chips to obtain chip type thermistors 30 as shown in Fig. 7 which have identical top and bottom configurations.

(D) Manufacture of the chip type thermistor 40 of the fourth embodiment:

(1) Preparation of the sintered ceramic sheet and forming of the priming electrode:

A sintered ceramic sheet 21 is prepared by the same process as that for the sintered ceramic sheet 21 for the chip type thermistor 10 of the first embodiment.

Next, as shown in Fig. 33, the same kind of conductive paste as that for the chip type thermistor 10 of the first embodiment is applied in a striped pattern to both side surfaces of the sintered ceramic sheet 21. The stripes of conductive paste are positioned such that the strips on the opposite side surfaces oppose each other. Then the conductive paste is subjected to firing. By firing the paste, the stripes of priming electrodes 16 and 46 are formed in opposing relation on the opposite side surfaces of the sintered ceramic sheet 21.

(2) Forming of the insulating layer:

As shown in Fig. 34, the same kind of insulating paste is applied on both side surfaces of the sintered ceramic sheet 21 in the manner similar to that for the chip type thermistor 20 of the second embodiment. The insulating paste may be the same glass paste or resin paste as that for the chip type thermistor 10 of the first embodiment. For the one side surface on which the priming electrodes 16 are disposed, the insulating paste is applied in a striped pattern so as to fill the spaces between the priming electrodes 16 while leaving the priming electrodes 16 exposed. Likewise, for the other side surface on which the priming electrodes 46 are disposed, the insulating paste is applied in a striped pattern so as to fill the spaces between the priming electrodes 46 while leaving the priming electrodes 46 exposed. In the case where plating-use electrode layers similar to the



plating-use electrode layer 16a as shown in Fig. 15 are disposed on both side surfaces of the sintered ceramic sheet 21, such plating-use electrode layers are also left exposed. The sintered ceramic sheet 21 having such insulating paste applied thereon is subjected to heat treatment to form insulating layers 13, 44 on the order of 10-20  $\mu$ m in thickness comprising a glass layer or a resin layer. Where the insulating layers 13, 44 are glass layers, it is preferable for the same reason explained above in connection with the first embodiment that the glass layer have a thermal expansion coefficient greater than 40 % and less than 100 % of that of the sintered ceramic sheet for the thermistor element.

(3) Forming of the plating layer:

As in the formation of electrodes for the chip type thermistor element 20 of the second embodiment as shown in Fig. 19, it is preferable that plating layers 17 and 47 be disposed on the surfaces of the priming electrodes 16 and 46 to make multiple rows of electrodes from the priming electrode 16 and the plating layer 17 and the priming electrode 46 and the plating layer 47, respectively. As shown in Fig. 5, the plating layers 17, 47 are formed by laminating an Ni plating layer 17a, 47a and an Sn or Sn/Pb plating layer 17b, 47b in the order named. These plating layers may be formed by the same process explained above in connection with those for the chip type thermistor 20 of the second embodiment.

(4) Forming of elongate rectangular block-like thermistor elements and chip type thermistors:

Like the electrode forming for the second embodiment chip type thermistor 20 shown in Figs. 19 and 20, the sintered ceramic sheet 21 having the plating layers 17, 47 formed thereon is cut to form elongate rectangular blocks such that each rectangular block has two rows of electrodes positioned on its opposite end edges to thus obtain elongate rectangular block-like thermistor elements. The rectangular block-like thermistor element is then along the planes perpendicular to the cut faces of the element into chips to obtain chip type thermistors 40 as shown in Fig. 8. This thermistor 40 has also identical top and bottom configurations.

(E) Manufacture of chip type thermistors having insulating coatings:

As shown in Figs. 36 and 37, in the chip type thermistors 10 and 20 of the first and second embodiments, respectively, insulating coatings 50 may be applied to the five side surfaces of the thermistor element 11 other than the underside surface on which a pair of terminal electrodes 12, 12 are formed. The formation of such insulating coatings 50 may be carried out by chemical vapor deposition of resin with a masking resin sheet or film 50a applied to the underside surface of the thermistor element 11. In Fig. 35, the reference character P indicates the lines along which resin is to be sprayed during the chemical vapor deposition. The resin suitable for this chemical vapor deposition may include poly-para-xylylene (sold under the trade name "Palylene" from Union Carbide Corp.) Instead of the chemical vapor deposition, a thermosetting resin may be applied and dried, and then subjected to heat treatment.

EFFECTS OF THE INVENTION:

As shown in Figs. 3 and 6, the chip type thermistor 10 or 20 may be surface mounted on a printed circuit board 24 by means of solder 23. It should be appreciated here that the Ni plating layer 17a serves to provide an enhanced resistance to soldering heat and prevent the priming

electrode 16 from being eroded by the solder, and that the Sn or Sn/Pb plating layer 17b serves to provide an enhanced adhesibility of the terminal electrodes 12 to the solder. In addition, the plating layers 17 covering the surfaces of the priming electrodes 16 of noble metal resists the occurrence of ion migration from the noble metal. This also applies to the chip type thermistor 28, 29, 30 or 40. Further, in the case of the chip type thermistor 28, 29, 30 or 40, since the insulating layers 13 or 44 are disposed between the pair of priming electrodes 16, 16; 26, 26; or 46, 46 on the underside of the thermistor element 11, the thermistor element is not exposed during the formation of the plating layers. Firstly, therefore, no plating material will adhere to the surfaces of the element, nor the thermistor element is eroded by plating solution, so that the resulting thermistor will exhibit no significant variations with respect to a desired resistor value. Secondly, no solder bridge occurs between the electrodes during the mounting of the thermistor to a circuit board. In the chip type thermistor 10, 20, 28, 29, 30 or 40, if the insulating layer 13, 14 or 44 comprises a glass layer, the thermistor will provide an increased fracture strength and hence will be highly resistant to thermal stresses.

#### ADVANTAGES OF THE INVENTION:

As described above, in contrast to the prior art manufacturing method requiring a greater number of steps and being complicated, the manufacturing method according to the present invention provides for manufacturing chip type thermistors relatively easily with a reduced number of steps, so that it is more suitable to mass production, resulting in reducing the manufacturing cost. Particularly, it is possible to finely control the dimensions of the thermistor element and the surface areas of the electrodes by precisely cutting the thermistor element after the priming electrodes and plating layers have been formed thereon. Consequently, the present invention requires additional special processing after the element is cut into chips, and yet provides chip type thermistors having a high precision in resistor value. In addition, by forming plating layers on the surfaces of priming electrodes, it is made possible to provide highly reliable chip type thermistors which are excellent in the soldering heat resistance and adhesibility to solder.

Particularly, if the underside surface of the thermistor except the portions where the pair of terminal electrodes are to be contacted with an opposing printed circuit board is coated with an insulating layer as in the chip type thermistors of the first and second embodiments, occurrence of both solder bridging and ion migration may be suppressed. In the chip type thermistors of the first, second and fourth embodiments, if the insulating layer is formed of glass, the glass layer serves to provide an increased resistance to tensile stress arising from thermal stress after the surface mounting. Moreover, if the chip type thermistor is made to have identical top and bottom configurations, it facilitates the operation required before the surface mounting and can reduce the assembly cost. Further, in the chip type thermistors of the first and second embodiments, if insulating coatings are applied to the five side surfaces of the thermistor element other than the underside surface thereof, it provides the additional advantages of providing a further insurance to suppress the occurrence of ion migration, prevent the thermistor element from cracking even if an unexpected external force is exerted thereon, and ensuring that no change in the thermistor properties would occur even if an electrically conductive substance inadvertently should adhere to

the side surface of the thermistor element which is devoid of an insulating layer.

#### EXAMPLES:

Concrete examples of the invention will be described below, but should not be construed to limit the scope of the invention.

##### Example 1:

A chip type thermistor 10 of the first embodiment as shown in Figs. 1-3 was prepared by the following process:

First, manganese compound, nickel compound and cobalt compound were weighed as starting materials at a metal atomic ratio of 3 : 1 : 2 in terms of  $\text{MnO}_2$  :  $\text{NiO}_2$  :  $\text{CoO}$ . The thus weighed materials were uniformly mixed in a ball mill for sixteen hours, followed by being dehydrated and dried. Then, the mixture was subjected to calcination at 900 °C for two hours, and the calcined mixture was again crushed in a ball mill and dehydrated and dried. The crushed mixture was admixed with an organic binder and uniformly mixed. The resulting mixture was then compression molded into a rectangular block. The compression molded part was fired at 1200 °C for four hours under atmospheric pressure to prepare a sintered ceramic block (not shown) about 35 mm in length, about 50 mm in width and about 10 mm in thickness. Then, the block was cut into the form of wafers by a hand saw to obtain a sintered ceramic sheet 21 as shown in Fig. 9 about 35 mm in length, about 50 mm in width and about 0.5 mm in thickness.

Next, as shown in Figs. 10 and 11, a conductive paste containing a powder of noble metal and an inorganic binder was applied to the entire surface of one side of the sintered ceramic sheet 21 by a printing process. The conductive paste used was a commercially available silver paste comprising Ag powder, fine particles of glass and an organic vehicle. The thermistor element having the conductive paste applied thereto was dried, heated up to 820 °C at a rate of 30 °C/min. and held at that temperature for 10 minutes, followed by being cooled down to room temperature, under atmospheric pressure throughout the process to form a priming electrode 16 composed of Ag for a baked electrode layer on the surface of the sintered ceramic sheet 21.

As shown in Fig. 12, an insulating paste containing crystallized glass was applied over the entire surface of the other side of the sintered ceramic sheet 21 which was devoid of the priming electrode 16 by a printing process. The sintered ceramic sheet 21 having such insulating paste applied thereon was then subjected to firing treatment to form a glass layer 14 about 15  $\mu\text{m}$  in thickness. This glass layer had a thermal expansion coefficient of  $68 \times 10^{-7}/^\circ\text{C}$  which is lower than the thermal expansion coefficient of the sintered ceramic sheet 21 of  $85 \times 10^{-7}/^\circ\text{C}$ . After forming the glass layer 14, an Ni plating layer 17a 1-2  $\mu\text{m}$  in thickness was formed on the priming electrode 16 and successively an Sn plating layer 17b 3-6  $\mu\text{m}$  in thickness was laminated on the Ni plating layer (see Figs. 1 and 3), by an electrolytic plating process.

As shown in Figs. 12-14, portions designated at B of the electrode surface comprising the priming electrode 16 and the plating layer 17 were ground away in a multiple flute-forming manner by using the cutter as described above to form multiple rows of electrodes on one side of the sintered ceramic sheet 21. Next, as shown in Figs. 13-15, the sintered ceramic sheet 21 having the recessed flutes 15 formed therein was cut along the planes indicated by arrows M by the

aforesaid cutter into elongate rectangular blocks such that each rectangular block had two rows of electrodes positioned on its opposite end edges to thus obtain elongate rectangular block-like thermistor elements 22. Then, the rectangular block-like thermistor element 22 was cut along the planes indicated arrows N perpendicular to the cut faces of the element into chips by using the same cutter to obtain chip type thermistors 10 about 0.5 mm in width W, about 1.0 mm in length L and 0.5 mm in thickness T as shown in Fig. 15. With the chip type thermistor 10 turned upside down, its terminal electrodes 12, 12 are to be mounted to a printed circuit board 24 by means of solder 23, as shown in Fig. 3.

#### Comparative example 1:

Without using Ni plating layer and Sn plating layer, a conductive paste containing 80 % of Ag and 20 % of Pd was baked to a sintered ceramic sheet at a temperature of 850 °C to make terminal electrodes of the baked electrode layer only composed of silver-palladium. For the rest of the process, a chip type thermistor having a glass layer 14 was prepared in the manner similar to that used to make the aforesaid example 1.

#### Comparison test and results:

300 pieces each of the thermistor of the example 1 and the thermistor of the comparative example 1 were prepared, and those samples were picked up using tweezers and dipped in an eutectic solder (H60-A) bath containing Ag dissolved at a temperature of 230 °C for four seconds, and the surface areas of the terminal electrodes which have adhered to the solder were examined under a microscope. The results are shown in Table I below.

300 pieces each of the thermistor of the example 1 and the thermistor of the comparative example 1 were prepared, and those samples were picked up using tweezers and dipped in an eutectic solder (H60-A) bath containing Ag dissolved at a temperature of 350 °C for thirty seconds, and how the terminal electrodes have been lost was examined under a microscope. The results are shown in Table I below.

		Table I	
		<u>Adherability to solder</u>	<u>Resistance to solder heat</u>
		Percentage of samples having more than 95 % of solder adhered area	Percentage of samples having lost a portion of the electrodes
Example 1:	100 %		0 %
Comparative example 1:	55 %		100 %

As is apparent from the table, it has been found that the thermistor of the example 1 is superior in both the adherability to solder and the resistance to solder heat to the thermistor of the comparative example 1.

#### Example 2:

A chip type thermistor 20 of the second embodiment as shown in Figs. 4-6 was prepared by the following process:

First, a sintered ceramic sheet 21 as shown in Fig. 9 about 35 mm in length, about 50 mm in width and about 0.5 mm in thickness was obtained in the same manner as in the example 1.

Next, as shown in Figs. 16 and 17, the same conductive paste as that for the example 1 was applied in a striped pattern to one side surface of the sintered ceramic sheet 21 by a printing process. After applying the conductive paste, priming electrodes 16 composed of Ag for baked electrode layers. The electrodes 16 were all identical in width and equally spaced from each other. Each electrode had a width of about 7 mm and the spacing between the electrodes was about 0.4 mm. A plating-use electrode layer 16a for shorting together all of the multiple rows of priming electrodes 16 was formed on one end edge of the sintered ceramic sheet 21.

As shown in Fig. 18, the same kind of insulating paste containing crystallized glass was applied to both side surfaces of the sintered ceramic sheet 21 by a printing process. When applying the glass paste so as to fill the spaces between the priming electrodes 16, the application of the paste was done such that the opposing end edges of the priming electrodes 16 were covered with the paste. The sintered ceramic sheet 21 having such insulating paste applied thereon was then subjected to firing treatment to form a glass layer 13, 14 about 15  $\mu\text{m}$  in thickness. These glass layers had a thermal expansion coefficient of  $68 \times 10^{-7}/^{\circ}\text{C}$  which is lower than the thermal expansion coefficient of the sintered ceramic sheet 21 of  $85 \times 10^{-7}/^{\circ}\text{C}$  as was the case with the example 1. After connecting a plating-use electrode to the plating-use electrode layer 16a, Ni plating layers 17a 1-2  $\mu\text{m}$  in thickness were formed on the priming electrodes 16 and successively Sn plating layers 17b 3-6  $\mu\text{m}$  in thickness were deposited on the Ni plating layers (see Figs. 4 and 8), by an electrolytic plating process.

As shown in Figs. 19-21, the sintered ceramic sheet 21 having the plating layer 17 formed thereon was cut along the planes indicated by arrows M by a cutter equipped with diamond blades into elongate rectangular blocks such that each rectangular block had two rows of electrodes positioned on its opposite end edges to thus obtain elongate rectangular block-like thermistor elements 22. Then, the rectangular block-like thermistor element 22 was cut along the planes indicated arrows N perpendicular to the cut faces of the element into chips by using the same cutter to obtain chip type thermistors 10 about 0.5 mm in width W, about 1.0 mm in length L and 0.5 mm in thickness T as shown in Fig. 21. With the chip type thermistor 20 turned upside down, its terminal electrodes 12, 12 are to be mounted to a printed circuit board 24 by means of solder 23, as shown in Fig. 6.

#### Comparative example 2:

Without using Ni plating layer and Sn plating layer, a conductive paste containing 80 % of Ag and 20 % of Pd was baked to a sintered ceramic sheet at a temperature of 850  $^{\circ}\text{C}$  to make terminal electrodes of the baked electrode layer only composed of silver-palladium. For the rest of the process, a chip type thermistor having top and bottom glass layers 13, 14 was prepared in the manner similar to that used to make the aforesaid example 2.

#### Comparison test and results:

300 pieces each of the thermistor of the example 2 and the thermistor of the comparative example 2 were prepared, and examined for their adherability to solder and resistance to solder

heat in the same manner as for the example 1 and the comparative example 1. The same results as shown in Table I were obtained.

# DESCRIPTIONS OF THE DRAWINGS:

Fig. 1 is an external perspective view of the chip type thermistor according to a first embodiment of the invention;

Fig. 2 is a bottom plan view of the chip type thermistor shown in Fig. 1;

Fig. 3 is a cross-sectional view of the thermistor taken along the lines A-A in Fig. 1;

Fig. 4 is an external perspective view of the chip type thermistor according to a second embodiment of the invention;

Fig. 5 is a bottom plan view of the chip type thermistor shown in Fig. 4;

Fig. 6 is a cross-sectional view of the thermistor taken along the lines A'-A' in Fig. 5;

Fig. 7 is an external perspective view of the chip type thermistor according to a third embodiment of the invention;

Fig. 8 is an external perspective view of the chip type thermistor according to a fourth embodiment of the invention;

Fig. 9 is an external perspective view of a sintered ceramic sheet from which a thermistor element for the chip type thermistor according to the present invention may be made;

Fig. 10 is a perspective view showing the sintered ceramic sheet having a priming electrode formed on the entire surface of one side thereof for use to make the chip type thermistor of the first embodiment;

Fig. 11 is an enlarged perspective view of the circled portion F in Fig. 10;

Fig. 12 is a perspective view showing a plating layer formed on the surface of the priming electrode on the one side entire surface of the sintered ceramic sheet and an insulating layer formed on the entire surface of the other side of the sheet;

Fig. 13 is a perspective view showing the sintered ceramic sheet of Fig. 12 having the portions B of the electrode surface thereof ground away;

Fig. 14 is a perspective view showing the sintered ceramic sheet of Fig. 13 having been cut into elongate rectangular blocks;

Fig. 15 is a perspective view showing chips cut from the rectangular block-like thermistor shown in Fig. 14;

Fig. 16 is a perspective view showing the sintered ceramic sheet having multiple rows of priming electrodes formed on one side surface of thereof for use to make the chip type thermistor of the second embodiment;

Fig. 17 is an enlarged perspective view of the circled portion F in Fig. 16;

Fig. 18 is a perspective view showing insulating layers formed between the priming electrodes on the one side surface of the sintered ceramic sheet and an insulating layer formed on the entire surface of the other side of the sheet;

Fig. 19 is a perspective view showing plating layers formed on the exposed surfaces of the priming electrodes in Fig. 18;

Fig. 20 is a perspective view showing the sintered ceramic sheet of Fig. 19 having been cut into

elongate rectangular blocks;

Fig. 21 is a perspective view showing chips cut from the rectangular block-like thermistor shown in Fig. 20;

Fig. 22 is a perspective view similar to Fig. 17 but showing the priming electrodes of a modified form of the chip type thermistor according to the second embodiment;

Fig. 23 is a plan view of a principal part of the sintered ceramic sheet having the priming electrodes of Fig. 22 showing a cutting pattern;

Fig. 24 is a plan view of a principal part of the sintered ceramic sheet having the priming electrodes of Fig. 22 showing another cutting pattern;

Fig. 25 is a bottom plan view of the chip type thermistor made by cutting the sheet in the pattern shown in Fig. 23;

Fig. 26 is a cross-sectional view of the thermistor taken along the lines B-B in Fig. 25;

Fig. 27 is a cross-sectional view of the thermistor taken along the lines C-C in Fig. 25;

Fig. 28 is a bottom plan view of the chip type thermistor made by cutting the sheet in the pattern shown in Fig. 24;

Fig. 29 is a cross-sectional view of the thermistor taken along the lines D-D in Fig. 28;

Fig. 30 is a cross-sectional view of the thermistor taken along the lines E-E in Fig. 28;

Fig. 31 is a perspective view showing the sintered ceramic sheet having priming electrodes formed on the entire surfaces of both sides thereof for use to make the chip type thermistor of the third embodiment;

Fig. 32 is a perspective view showing plating layers formed on the surfaces of the priming electrodes on both sides of the sintered ceramic sheet of Fig. 31;

Fig. 33 is a perspective view showing the sintered ceramic sheet having multiple rows of priming electrodes formed on the both side surfaces thereof for use to make the chip type thermistor of the fourth embodiment;

Fig. 34 is a perspective view showing insulating layers formed between the priming electrodes on both sides of the sintered ceramic sheet of Fig. 33;

Fig. 35 is a diagrammatical illustration showing how an insulating coating is applied to the five side surfaces of the thermistor element for the chip type thermistors according to the first and second embodiments other than the surface on which terminal electrodes are formed;

Fig. 36 is a cross-sectional view similar to Fig. 3, but showing the chip type thermistor of the first embodiment having the insulating coating of Fig. 35 applied thereto;

Fig. 37 is a cross-sectional view similar to Fig. 6, but showing the chip type thermistor of the second embodiment having the insulating coating of Fig. 35 applied thereto.

**Claims:**

1. A chip type thermistor comprising:  
a hexahedral chip type thermistor element (11),  
a pair of terminal electrodes (12, 12) disposed in spaced apart relation along the opposite end edges of the bottom surface of said thermistor element (11), and  
a top insulating layer (14) disposed over the entire top surface of said thermistor element (11).
2. A chip type thermistor according to Claim 1, further comprising a bottom insulating layer (13) disposed on the bottom surface of said thermistor element (11) between said pair of terminal electrodes (12, 12).
3. A chip type thermistor comprising:  
a hexahedral chip type thermistor element (11),  
a pair of terminal electrodes (12, 12) disposed in spaced apart relation along the opposite end edges of the bottom surface of said thermistor element (11), and  
a second pair of terminal electrodes (32, 32 or 42, 42) disposed in spaced apart relation along the opposite end edges of the top surface of said thermistor element (11).
4. A chip type thermistor according to Claim 3, further comprising a bottom insulating layer (13) disposed on the bottom surface of said thermistor element (11) between said pair of terminal electrodes (12, 12) and a top insulating layer (44) disposed on the top surface of said thermistor element (11) between said second pair of terminal electrodes (42, 42).
5. A chip type thermistor according to any one of Claims 1 to 4, wherein each of said terminal electrodes (12, 32, 42) comprises a priming electrode (16, 36, 46) containing noble metal, an Ni plating layer (17a, 34a, 47a) formed on the surface of said priming electrode, and an Sn or Sn/Pb plating layer (17b, 34b, 47b) formed on the surface of said Ni plating layer (17a, 34a, 47a).
6. A chip type thermistor according to Claim 2, wherein each of said terminal electrodes comprises a priming electrode (16), an Ni plating layer (17a) formed on the surface of said priming electrode, and an Sn or Sn/Pb plating layer (17b) formed on the surface of said Ni plating layer (17a), said Ni plating layer (17a) and Sn or Sn/Pb plating layer (17b) having a smaller surface area than that of said priming electrode (16), said bottom insulating layer (13) being disposed on the entire bottom surface of said thermistor element (11) except said Ni plating layers (17a) and Sn or Sn/Pb plating layers (17b).
7. A chip type thermistor according to Claim 4, wherein each of said terminal electrodes comprises a priming electrode (16, 46), an Ni plating layer (17a, 47a) formed on the surface of said priming electrode (16, 46), and an Sn or Sn/Pb plating layer (17b, 47b) formed on the surface of said



Ni plating layer (17a, 47a), said Ni plating layer (17a, 47a) and Sn or Sn/Pb plating layer (17b, 47b) having a smaller surface area than that of said priming electrode (16, 46), said bottom insulating layer (13) being disposed on the entire bottom surface of said thermistor element (11) except said Ni plating layers (17a) and Sn or Sn/Pb plating layers (17b), and said top insulating layer (44) being disposed on the entire top surface of said thermistor element (11) except said Ni plating layers (47a) and Sn or Sn/Pb plating layers (47b).

8. A chip type thermistor according to Claim 1, 2 or 4, wherein said top insulating layer (14, 44) or said bottom insulating layer (13) is a glass layer.

9. A chip type thermistor according to Claim 1, 2 or 4, wherein said top insulating layer (14, 44) or said bottom insulating layer (13) is a synthetic resin layer.

10. A chip type thermistor according to Claim 8, wherein said glass layer has a thermal expansion coefficient greater than 40 % and less than 100 % of that of said thermistor element (11).

11. A chip type thermistor according to Claim 1 or 2, further comprising insulating coatings (50) applied to the five side surfaces of said thermistor element (11) other than the underside surface thereof.

12. A method of manufacturing a chip type thermistor comprising the steps of:

- (a) forming a priming electrode (16) over the entire surface of one side of a sintered ceramic sheet (21);
- (b) applying an insulating paste on the entire surface of the other side of said sintered ceramic sheet (21)
- (c) firing said the sintered ceramic sheet (21) of said step (b) to form an insulating layer (14);
- (d) forming an Ni plating layer (17a) and an Sn or Sn/Pb plating layer (17b) in the order named on the surface of said priming electrode (16);
- (e) grinding away portions of the electrode surface composed of said priming electrode (16) and said plating layer (17) in a multiple flute-forming manner a recessed multiple flute-forming manner to form multiple rows of electrodes on one side of said sintered ceramic sheet (21);
- (f) cutting said sintered ceramic sheet (21) into a number of elongate rectangular blocks such that each rectangular block has two spaced rows of electrodes positioned on the opposite end edges thereof to obtain rectangular block-like thermistor elements (22); and
- (g) cutting each of said rectangular block-like thermistor elements (22) perpendicularly to the cut faces into chip type thermistor elements (11) to obtain chip type thermistors (10) each having a pair of terminal electrodes (12, 12) disposed in spaced apart relation along the opposite end edges of the bottom surface of said thermistor element (11).

13. A method of manufacturing a chip type thermistor comprising the steps of:

- (h) forming multiple rows of priming electrodes (16) on one side surface of a sintered ceramic sheet (21);
- (i) applying an insulating paste on the one side surface of said sintered ceramic sheet (21) so as to fill the spaces between said priming electrodes (16) while said priming electrodes (16) themselves are exposed;
- (j) applying an insulating paste on the entire surface of the other side of said sintered ceramic sheet (21) of said step (i);
- (k) firing said sintered ceramic sheet (21) of said step (j) to form insulating layers (13, 14);
- (l) forming an Ni plating layer (17a) and an Sn or Sn/Pb plating layer (17b) in the order named on the exposed surfaces of said priming electrodes (16) to form multiple rows of electrodes each composed of said priming electrode (16) and said plating layer (17) on said sintered ceramic sheet (21);
- (m) cutting said sintered ceramic sheet (21) into elongate rectangular blocks such that each rectangular block has two spaced rows of electrodes positioned on the opposite end edges thereof to obtain rectangular block-like thermistor elements (22); and
- (n) cutting each of said rectangular block-like thermistor elements (22) perpendicularly to the cut faces into chip type thermistor elements (11) to obtain chip type thermistors (20) each having a pair of terminal electrodes (12, 12) disposed in spaced apart relation along the opposite end edges of the bottom surface of said thermistor element (11).

14. A method of manufacturing the chip type thermistor comprising the steps of:

- (o) forming a second priming electrode (36) on the entire surface of the other side of said sintered ceramic sheet (21) having the priming electrode (16) formed on the one side surface thereof in said step (a);
- (p) forming an Ni plating layer (17a, 37a) and an Sn or Sn/Pb plating layer (17b, 37b) in the order named on the respective surfaces of said priming electrodes (16, 36) to form electrodes each composed of the priming electrode (16, 36) and plating layer (17, 37) on the both sides of said sintered ceramic sheet (21);
- (q) grinding away the surfaces of the electrodes formed on the both sides of said sintered ceramic sheet (21) in a multiple-flute forming manner to form multiple rows of electrodes in opposed relation on the both sides of said sintered ceramic sheet (21);
- (r) cutting said sintered ceramic sheet (21) having the multiple rows of electrodes thereon into elongate rectangular blocks such that each rectangular block has two spaced rows of electrodes positioned on the opposite end edges thereof to obtain rectangular block-like thermistor elements (22); and
- (s) cutting each of the rectangular block-like thermistor elements (22) perpendicularly to the cut faces into chip type thermistor elements (11) to obtain chip type thermistors (30) each having two pairs of terminal electrodes (12, 12; 32, 32) disposed in spaced apart relation along the opposite end edges of the both side surfaces of said thermistor element (11).

15. A method of manufacturing a chip type thermistor comprising the steps of:

- (t) forming multiple rows of priming electrodes (46) on the other side surface of said sintered ceramic sheet (21) in opposed relation with said multiple rows of priming electrodes (16) formed on the one side surface thereof in said step (h);
- (u) applying insulating pastes on the both side surfaces of said sintered ceramic sheet (21) so as to fill the spaces between said priming electrodes (16, 46) while said priming electrodes (16, 46) themselves are exposed
- (v) firing said sintered ceramic sheet (21) to form insulating layers (13, 44);
- (w) forming Ni plating layers (17a, 47a) and Sn or Sn/Pb plating layers (17b, 47b) in the order named on the exposed surfaces of said priming electrodes (16, 46) to form multiple rows of electrodes each composed of the priming electrode (16, 46) and the plating layer (17, 47) on the both sides of said sintered ceramic sheet (21);
- (x) cutting said sintered ceramic sheet (21) having said multiple rows of electrodes formed thereon into elongate rectangular blocks such that each rectangular block has two spaced rows of electrodes positioned on the opposite end edges thereof to obtain rectangular block-like thermistor elements; and
- (y) cutting each of said rectangular block-like thermistor elements perpendicularly to the cut faces into chip type thermistor elements (11) to obtain chip type thermistors (40) each having two pairs of terminal electrodes (12, 12; 42, 42) disposed in spaced apart relation along the opposite end edges of the both side surfaces of said thermistor element (11).

16. A method of manufacturing a chip type thermistor according to Claim 12 or 13, further including, after said step (q) or said step (n), the step of forming insulating coatings (50) to the five side surfaces of said thermistor element (11) other than the underside surface thereof.

【図3】図2のA-A線断面図。

【図4】本発明の第2のチップ型サージスタの外観斜視図。

【図5】その底面図。

【図6】図5のA'-A'線断面図。

【図7】本発明の第3のチップ型サージスタの外観斜視図。

【図8】本発明の第4のチップ型サージスタの外観斜視図。

【図9】本発明のチップ型サージスタのサージスタ素体 10 となるセラミック焼結シートの外観斜視図。

【図10】第1のチップ型サージスタ用にその焼結シートの片面全体に下地電極が形成された斜視図。

【図11】図10のF部拡大斜視図。

【図12】図11の焼結シート的一方の面の下地電極の表面にめっき層及び他方の面全体に絶縁層がそれぞれ形成された斜視図。

【図13】図12のB部分の電極面が研削された斜視図。

【図14】図13の焼結シートを短冊状に切断した斜視 20 図。

【図15】図14の短冊状サージスタ素体をチップ状に切断した斜視図。

【図16】第2のチップ型サージスタ用にその焼結シートの片面に多数列の下地電極が形成された斜視図。

【図17】図16のF部拡大斜視図。

【図18】図17の焼結シート的一方の面の下地電極間及び他方の面全体に絶縁層が形成された斜視図。

【図19】図18の露出した下地電極の表面にめっき層 30 が形成された斜視図。

【図20】図19の焼結シートを短冊状に切断した斜視図。

【図21】図20の短冊状サージスタ素体をチップ状に切断した斜視図。

【図22】本発明の別の第2のチップ型サージスタの下地電極を示す図17に対応する斜視図。

【図23】図22の下地電極を有する焼結シートの切断状況を示す要部平面図。

【図24】図22の下地電極を有する焼結シートの別の\*

\*切断状況を示す要部平面図。

【図25】図23に示す方法で切断して作製されたチップ型サージスタの底面図。

【図26】図25のB-B線断面図。

【図27】図25のC-C線断面図。

【図28】図24に示す方法で切断して作製されたチップ型サージスタの底面図。

【図29】図28のD-D線断面図。

【図30】図28のE-E線断面図。

【図31】第3のチップ型サージスタ用にその焼結シートの両面全体に下地電極が形成された斜視図。

【図32】図31の焼結シートの両面の下地電極の表面にめっき層が形成された斜視図。

【図33】第4のチップ型サージスタ用にその焼結シートの両面に多数列の下地電極が形成された斜視図。

【図34】図33の焼結シートの両面の下地電極間に絶縁層が形成された斜視図。

【図35】第1又は第2のチップ型サージスタ用サージスタ素体の端子電極形成面以外の5面に絶縁性被膜を形成する状況を示す図。

【図36】その絶縁性被膜が形成された第1のチップ型サージスタの図3に対応する断面図。

【図37】その絶縁性被膜が形成された第2のチップ型サージスタの図6に対応する断面図。

【符号の説明】

10、20、28、29、30、40 チップ型サージスタ

11 サージスタ素体

12、32、42 端子電極

13 下面絶縁層

14、44 上面絶縁層

16、26、36、46 下地電極

17、37、47 めっき層

17a、37a、47a Niめっき層


17b、37b、47b Sn又はSn/Pbめっき層

21 セラミック焼結シート


22 短冊状サージスタ素体

50 絶縁性被膜


【図2】




【図15】



【図21】




【図1】




- 10 チップ型サーミスタ  
 11 サーミスタ素体  
 12 端子電極  
 13 下面絶縁層  
 14 上面絶縁層  
 16 下地電極  
 17 めっき層  
 17a Niめっき層  
 17b Sn又はSn/Pbめっき層


【図3】




【図5】



【図6】




【図4】




- 11 サーミスタ素体  
 12 端子電極  
 13 下面絶縁層  
 14 上面絶縁層  
 16 下地電極  
 17 めっき層  
 17a Niめっき層  
 17b Sn又はSn/Pbめっき層  
 20 チップ型サーミスタ


【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図27】




【図13】




【図14】




【図16】




【図17】




【図18】




【図19】




【図26】




【図29】




【図20】




【図22】




【図23】




【図24】




【図25】




【図28】



【図30】




【図35】






【図31】

16、36 下地電極  
21 セラミック焼結シート




【図32】




【図33】


16、46 下地電極  
21 セラミック焼結シート



【図34】



【図36】



【図37】

